Rapidus宣布，與EDA領導廠商Cadence（楷登電子）展開合作，推動基於代理AI用於先進節點的SoC設計，目標是將晶片設計的周轉時間（TAT）減半。這次合作結合了Rapidus為先進節點半導體打造的AI原生設計與製造生態系統，與Cadence基於代理AI的設計編排技術相結合，以支持設計團隊提升生產力、縮短上市時間、以及在整個SoC設計生命周期內提高設計質量。
去年Rapidus推出了一套AI設計工具，以支持其Rapidus AI輔助設計解決方案（Raads），這是幫助實現其快速統一製造服務（RUMS）概念的關鍵舉措。當時Rapidus就表示，從2026年開始發布多個工具，將與工藝設計套件（PDK）和參考流程一起提供給客戶。
現在Rapidus帶來了Raads Navigator和Raads Indicator，利用LLM為設計者提供質量保證和協助，幫助他們解決設計問題，擴展了Raads產品線。新工具將與Cadence的InnoStack AI Super Agent集成，實現了基於代理AI的設計編排，跨越關鍵的SoC設計工作流程。
通過從架構探索的初期階段到實施和簽約，自動化和管理任務，並在整個設計生命周期中應用數據驅動優化，Rapidus支持先進節點設計的複雜性管理、改進設計可預測性和工程生產力，助力達成縮短晶片設計周轉時間的目標。
