電晶體作為電子器件的基石，其核心功能在於電信號的放大與開關控制。在電子工業不懈追求下，提升電晶體性能與能效、同時實現尺寸微縮，已成為關鍵發展目標。
近期，沙特阿卜杜拉國王科技大學的研究團隊研發出一種 3D 堆疊電晶體技術，這些電晶體能夠垂直堆疊，提升了集成度與電子設備性能。
據研究團隊介紹，此項技術特別適用於增強 AR/VR 等可穿戴設備的體驗，其提升的性能與能效將為用戶帶來更加流暢、沉浸式的互動感受。面對傳統平面電晶體因物理與性能極限而難以滿足日益增長的高性能需求的挑戰，團隊積極尋求突破，通過新材料與新設計的探索，為電晶體技術開闢了新的發展方向。
在最新研究中，團隊專注於垂直堆疊電晶體的潛力挖掘，通過精妙的堆疊策略，提升了單位面積內的電晶體密度，進而增強了電子產品的處理能力與效率。他們利用先進的納米技術，成功構建了由十層氧化銦薄膜電晶體組成的垂直堆疊結構，這一設計充分利用了晶圓空間，實現了電晶體密度的最大化。
為實現這一目標，研究團隊精心選擇了氧化銦作為半導體材料，其出色的電性能與室溫加工兼容性為項目成功提供了有力支撐。同時，parylene-C 作為介電層材料，在室溫下即可有效沉積，確保了層間絕緣與電氣性能的穩定性。
在製造過程中，團隊採用了複雜的 72 步光刻工藝，每一步都要求極高的精度與劑量控制，以確保每層電晶體的完美構建與性能表現。經過多次精確的沉積與圖案化步驟，最終成功堆疊出十層高性能電晶體，各層之間緊密連接，共同協作，實現了整體性能的飛躍。
實驗結果顯示，該垂直堆疊電晶體不僅在密度上實現了顯著提升，其電氣特性也表現優異，包括高場效應遷移率、低亞閾值斜率以及高電流開/關比等，均超越了現有薄膜電晶體技術，為用戶帶來了更快的切換速度、更低的功耗以及更為卓越的整體性能。
展望未來，研究團隊將繼續致力於電晶體技術的納米級突破，力求將電晶體尺寸進一步縮小至納米級，以實現更高的集成度與更緊湊的器件設計。同時，他們還將積極探索新的技術與拓撲結構，以降低功耗、提升電晶體的可靠性與穩定性，為電子工業的持續發展貢獻智慧與力量。
