一流異質規劃與協同設計，全面性的電熱機械分析實現異質多晶粒DRC及LVS驗證，協助制定3DIC ESDLUP驗證計劃電源完整性、專業熱流場及熱機械應力分析方案齊聚一堂通過矽驗證工具大集結，業界第一的IP驗證實力3DIC繞線技術兩路出擊，打造2D與3D共同開發平台
西門子EDA於2023年12月21日假新竹國賓大飯店盛大舉辧「異質集成與先進封裝設計驗證研討會」，來自西門子EDA各IC和系統設計產品線的專家們精闢完整地介紹了一系列涵蓋模擬/混合信號、微機電、集成電路等設計、布局與驗證流程的相關工具與訣竅，協助今後客戶在2.5D和3D晶片設計封裝及驗證上做好充分準備、擬定最佳決策。
Vice President, General Manager Taiwan & PacRim South, Siemens EDA Nina Lin在開場致詞表示，西門子常年在3DIC上的投資，並積極與相關客戶創建深厚合作關係。去年6月西門子與矽品精密（SPIL）合作，為該公司扇出系列先進封裝產品提供完整3D流程。今年11月，西門子收購了全球領先電路可靠性解決方案商Insight EDA，並將該公司產品整合到Calibre PERC工具中。西門子EDA與3DIC生態系及聯盟的合作也非常緊密，面對台積電的3D Fabric技術與3Dblox標準，西門子EDA既有工具皆能提供支持。
進入後摩爾時代，隨著數字化趨勢的日漸高漲，過去將更多電晶體塞進單一晶粒的做法已漸漸被更具前景的3DIC取代，該技術可將大型設計實例分割成多個子系統, 並通過同質/異質集成技術在多晶粒上實現。許多案例證實，3DIC可以提供更好的成本、更高的帶寬，以及更好的性能。
西門子EDA副總裁、台灣暨東南亞區總經理林棨璇致辭。
西門子EDA資深應用工程師Eddy Lu表示，西門子EDA在異質規劃與協同設計、生態系統互操作性與開放性、實體驗證及多領域測試等最具影響的領域取得業界領先地位，因而成為業界3DIC的首選方案。
西門子3DIC平台是集成許多西門子數字工業軟體（DISW）資產的全面性解決方案，該平台展現了西門子完整的3DIC生態系，橫跨架構、驗證、擺放/繞線、電分析、機械集成、熱與應力、DFT及測試等面向的工具。
用戶可以通過XSI（Xpedition Substrate Integrator）提供網表、引腳位置和組裝等設計數據；由Calibre 3DSTACK實現進一步的驗證（包括使用Calibre xACT進行虛擬晶片提取，或者提出晶片對晶片的PERC驗證）；由mPower推動分析（並將電力模型餵給Calibre Project Sahara）；由Sahara進行熱應力分析（將熱力圖提供Calibre Project Glacier）；再匯集整理電熱應力而最終獲得完整的系統級電磁兼容性與可靠性（EMIR）結果。
Eddy Lu表示，西門子3DIC平台的最大價值與效益就是，在完成設計定案（Tape-out）前對2.5D/3DIC系統進行全面性的電熱機械分析，以及對預測性和簽核設計流程階段的完全支持。
首先就西門子3DIC平台中的XSI來說，該工具可用於規劃和原型設計，以幫助設計師在層疊和連接方面做出可視化決策。基於這些資訊，XSI可以生成來源網表以及相應的3DSTACK deck，進而自動運行Calibre 3DSTACK以進行LVS電路布局驗證之檢查。
至於Calibre 3DSTACK，該工具能實現異質多晶粒DRC設計規範驗證、LVS驗證以及系統級驗證，並能對獨立設計之系統零部件中的接口和連接性進行驗證，提供基於實體互動的分析接口。
Principal Foundry Lead Yi-Ting Lee指出，Calibre PERC已被廣泛應用於所有先進節點，用於識別靜電放電（ESD）和閂鎖效應（Latch up）問題。其在容量、性能、準確性和調試接口上都深受信賴，已然成為客戶開始制定自家3DIC ESDLUP驗證計劃的最佳工具。
身為西門子電源分析工具的mPower，能針對數字、模擬混合信號及2.5D/3DIC進行電源完整性分析，資深應用工程師Alvin Liu指出，mPower是第一個模擬及數字EM/IR的可擴展解決方案，同時也是任何規模設計流程中，為數字、模擬及3D IC提供電源完整性的唯一解決方案。通過mPower 3DIC流程，能將晶片級分析與組裝整合在一起，以獲得完整的系統級EMIR結果。
西門子EDA旗下的Calibre Project Sahara是一款專門以晶片/小晶片組件為主的3DIC熱流場分析專用工具，其能從封裝組裝中籤核精準的晶片級熱分析，因而能發揮在完成設計定案之前確認製造問題的效益，並展現出能提升良率和可製造性，同時降低成本和報廢品之優化設計的價值。
資深產品工程師Alex Hung表示，Sahara提供了許多關鍵功能，包括支持ASIC設計流程，能自動化截取材料性質和熱功率圖，提供熱分析的穩態和瞬態模擬，支持建模交換以及安全的數據加密。整體而言，該工具能將測試晶片的需求降至最低進而降低成本，並能模擬/識別出系統的可靠性問題，堪稱2.5D/3D晶片封裝所需的專業熱流場分析解決方案。
與Sahara非常相似的Calibre Project Glacier利用了單一晶片資訊，包括每個晶粒/小晶片的Calibre LVS SVDB結果，並且快速地利用相同的3DSTACK 語法進行組裝描述。Principal AE Dicky Pan表示，Glacier工具是評估3D-IC中晶片封裝互動作用（CPI）所產生熱機械應力的一種方式，並使設計師能夠在CPI所引起應力下分析電路性能。同時分析該應力對晶片/封裝結構中組件之機械和電力的影響狀況。
Application Engineer Manager Jeff C Fan指出，有鑑於當前DFT可測試性設計中存在許多挑戰，西門子EDA宣布推出支持3D/2.5D封測解決方案的新產品Tessent Multi-die。該軟體能夠生成IEEE1838 IP，並與Tessent現有經矽驗證的解決方案協同運行。如今，Tessent Multi-die的功能在2022.4版本中已經正式發布，總而言之，該軟體是將所有成熟且經矽驗證過的工具加以集成的解決方案。
在IP驗證（VIP）方面，西門子收購了Avery VIP，能同時支持System Verilog和UVM框架，因此能在所有SV模擬器上運行，發揮易用性、高生產力、高覆蓋率和持久性等優勢。Application Engineer Manager Michael Chiang表示，Avery VIP兼具業界第一、快速、專業與可信賴等特點，該公司並擁有多個IP合作夥伴，進行相互驗證且擴展合作範圍，同時使用多個控制器和多種設計來測試該公司的VIP。此外，Avery VIP支持UCIe1.1，同一時區的協議專家能提供直接的支持服務。
Application Engineer Vincent Lai也在盛會上介紹Tanner L-Edit，其為全定製化任意角度的布線編輯器，能高效處理曲線、支持強化版布爾運算，能與Calibre深度結合，提供對象截取、基點及對齊等高端編輯功能，同時支持LEF/DEF、GDSII、DXF、Gerber和ODB 。
軟體應用工程師Bob Tasi表示，針對3DIC繞線技術，西門子3DIC平台提供兩種解決方案，分別是Aprisa（IC-based繞線器）與XPD（Packaging-based繞線器）。XPD適合集成型扇出層疊封裝（InFO-PoP）、集成型扇出暨基板封裝（InFO-Os）與CoWoS-R等技術。Aprisa則是從IC設計的角度出發，適合CoWoS-S與SoIC系統集成晶片封裝等使用矽中介層的技術。
Aprisa除了可以用於數字晶粒的實體設計之外，通過Aprisa的RDL繞線器也可以做到矽中介層的繞線。目前西門子正在開發多晶粒3D SoIC，預計未來會提供一個原生Aprisa環境，藉由Aprisa統一架構與數據模型來打造2D與3D共同開發平台，進而實現單一設計、多晶粒的規劃、實體設計及分析。預計明年中Aprisa可以支持全部功能。
（首圖來源：網絡）
