據TECHPOWERUP報道，AMD計劃在下一代Zen 6處理器採用全新的D2D互連設計，取代現有的SERDES方案。新技術的一部分成果已經在代號「Strix Halo」的APU上得到了驗證，無論能效還是延遲，都有明顯的改進，相信大家都已經可以看到。
AMD在Zen 2時代開始使用的是SERDES方案，通過CCD邊緣的串行器將並行數據轉為串行比特流，再進行跨封裝傳輸，以此實現小晶片之間的互連。不過隨著NPU等更多新模塊的引入，AMD需要尋找一種帶寬更高且延遲更低的方案。
在Strix Halo上，AMD通過台積電的InFO-oS（基板扇出型集成封裝）和RDL（重分布層）技術，提供了新的解決方案。AMD正在嘗試密集的並行走線，讓總線通道可以穿過封裝，而不會被引入到單獨的高速串行鏈路。通過更多短並行導線，AMD既能消除重複的物理層工作並減少往返延遲，又能通過增加物理通道實現帶寬的線性擴展。此外，新方案還釋放了原本被大型串行器/解串器模塊占用的面積，使得CCD、內存控制器和各種加速器能夠更緊密地集成，同時降低通信成本。
不過AMD還需要面對大量平行走線會增加信號完整性、散熱、布線和製造方面的問題，因此晶片設計團隊需要與封裝團隊之間緊密協同工作，如果AMD能夠很好地解決這些問題，並且新技術在Zen 6處理器上得到應用，那麼就有機會看到工作負載中實現真正的每瓦性能提升與延遲優化。此外得益於I/O晶片延遲的降低，內存控制器也將獲得更快的響應速度。
