AMD近日公布了第一份關於Zen6架構設計的文檔《AMD Family 1Ah Model 50h-57h處理器性能監控計數器》，通過性能監視接口，披露了Zen6架構設計的不少細節。
當然，這次講的是EPYC數據中心處理器的Zen6，而不是消費級銳龍，但底層邏輯是相通的。
在此之前，我們只知道EPYC Zen6是首個採用台積電2nm工藝的高性能處理器，最多256個核心。
最新文檔支出，Zen6架構並不是Zen4/5的漸進式小幅度升級，而是經過了全面翻新，專門為高吞吐量設計的更寬架構，擁有8個寬度的指令調度引擎(蘋果9個寬度)，當然繼續支持SMT同步多線程。
Zen6重點增強了對矢量(向量)運算、浮點運算執行狀態的監測能力，顯然非常重視密集型數學運算負載。
Zen6核心還配備了特殊的計數器，用於統計閒置調度窗口、後端流水線阻塞、線程選擇損耗等，再次印證Zen6架構上對更寬發射技術與SMT仲裁機制的戰略思路。
Zen6依然支持512位完整寬度的AVX-512指令集，兼容FP64、FP32、FP16、BF16等數據格式，支持FMA(融合乘加)、MAC(乘積累加)運算，以及浮點-整數混合矢量執行，包括VNNI(矢量神經網路指令集)、AES(高級加密標準)、SHA(安全哈希算法)等。
不僅如此，Zen6 AVX-512的持續吞吐量極高，需要藉助合併式性能計數器才能實現精準測量。
這兩年，AVX-512指令集反而已經成為AMD的殺招，Zen6每個時鐘周期能夠完成的矢量運算任務量，更是超出了傳統測量方法的適用範圍，所以才需要新的監視接口。
總體而言，Zen6將是AMD首次從底層開始、專為數據中心和AI應用場景打造的微架構，必將成為一款計算利器。
至於消費級版本將保留哪些特性，實際表現如何，還有待觀察。
