近年來SRAM單元的擴展已經變得相當困難，雖然先進制程技術不斷升級，但是SRAM單元遇到了縮減放緩的問題。比如在台積電（TSMC）3nm製程節點上，與5nm製程節點沒什麼分別。採用N3B和N5工藝的SRAM位單元大小分別為0.0199μm²和0.021μm²，僅縮小了約5%，而N3E工藝更糟糕，基本維持在0.021μm²，這意味著幾乎沒有縮減。到了最新的N2工藝，也停留在0.021μm²的水平。
據TECHPOWERUP報道，隨著台積電計劃在2028年量產A14工藝，或許能打破八年SRAM擴展停滯的局面。按照台積電的說法，6T SRAM位單元將縮減到0.017μm²，縮小了約19%，是「全球最小SRAM位單元」，提供了迄今為止最高的SRAM密度。
上個月有報道稱，台積電下一代A14工藝的生產已提前啟動，位於新竹寶山Fab 20的產線最快可能在2027年1月開始試點生產，與英特爾的Intel 14A工藝時間差不多。與N2相比，A14在相同功耗條件下，性能提升了10%至15%，在相同頻率條件下，功耗降低了25%至30%，同時邏輯密度提升了接近20%。
A14工藝將採用第二代GAA電晶體，並通過NanoFlex Pro技術進一步提高靈活性。不過首發的A14工藝不支持超級電軌（Super Power Rail，SPR）架構，也就是背面供電技術，台積電會在2029年帶來加入背面供電的版本，滿足高性能客戶端和數據中心應用的需求。
