英特爾在前沿技術領域的探索和布局具有行業標杆意義，其發布的技術路線圖和成果為半導體行業提供了重要參考方向。
在IEDM 2024大會上，英特爾發布了7篇技術論文，展示了多個關鍵領域的創新進展。這些技術涵蓋了從FinFET到2.5D和3D封裝（EMIB、Foveros、Foveros Direct），即將在Intel 18A節點應用的PowerVia背面供電技術，以及全環繞柵極（GAA）電晶體RibbonFET等。此外，英特爾還揭示了一些面向未來的先進封裝技術，為推動行業發展提供了新的視角。
在這些前沿技術中，三個核心領域尤為值得關註：面向AI發展的先進封裝、電晶體微縮技術和互連微縮技術。在IEDM 2024大會上，英特爾代工高級副總裁兼技術研究總經理Sanjay Natarajan詳細介紹了這些領域的關鍵突破。
先進封裝的突破：選擇性層轉移技術
異構集成已經成為當今晶片界的主流實現性能提升的手段。但是異構集成技術面臨著很大的挑戰。當前異構集成技術主要採用「晶圓對晶圓鍵合」（Wafer-to-Wafer HB）或「晶片對晶圓鍵合」（Chip-to-Wafer HB），會因順序裝配芯粒而導致吞吐量、晶片尺寸和厚度受限。
英特爾通過選擇性層轉移（Selective Layer Transfer）技術，突破了當前異構集成的技術瓶頸。這項技術能夠以超高效率完成超過15,000個芯粒的並行轉移，僅需幾分鐘即可實現相較於傳統方法數小時或數天的提升。其創新性地實現了亞微米級芯粒的轉移，支持僅1平方毫米大小、厚度為人類頭髮1/17的芯粒。這提供了一種靈活且成本效益顯著的異構集成架構，使得處理器與存儲器技術的混合搭配成為可能。Intel Foundry率先採用無機紅外雷射脫鍵技術，實現了芯粒轉移的技術突破，推動了旗艦AI產品開發所需的先進異構集成技術的發展。
英特爾代工高級副總裁技術研究總經理Sanjay Natarajan表示：「我們有理由期待這一技術能夠像PowerVia背面供電技術一樣在業內普及。我們將積極開創並推動這項技術的發展，我認為我們會看到業內領先企業都逐步採用這一技術。」
面向AI時代，英特爾提出了全面的封裝解決方案，以實現AI系統的大規模量產。除了選擇性層轉移技術，英特爾還聚焦於：
先進內存集成（memory integration）：解決容量、帶寬和延遲瓶頸，提升性能。
混合鍵合（hybrid bonding）互連的間距縮放：實現異構組件間的高能效和高帶寬密度連接。
模塊化系統的擴展：通過連接解決方案降低網路延遲和帶寬限制。
GAA電晶體的突破：物理和二維材料
電晶體技術的進步一直以來都是英特爾的主業之一，英特爾的目標是到2030年實現一萬億電晶體的宏偉目標。
Intel展示了其在Gate-All-Around（GAA）RibbonFET電晶體上的技術突破，成功將柵極長度縮小至6nm，並實現1.7nm矽通道厚度。通過對矽通道厚度和源漏結的精準工程設計，有效減少了漏電流和器件退化，提高了電晶體在極短柵極長度下的性能穩定性。英特爾研究數據顯示，與其他先進節點技術相比，在6nm柵極長度下，RibbonFET在短柵極長度下具備更高的電子遷移率和更優的能效特性。除此之外，RibbonFET實現了最佳的亞閾值擺幅（Subthreshold Swing，SS）和漏電流抑制性能（DIBL）。
左圖是透射電子顯微鏡（TEM）圖像，中間展示看這些電晶體的部分關鍵參數，右圖是柵極長度與電子速度關係圖
這一進展展示了在短溝道效應優化方面的行業領先水平，這為未來更高密度、更低功耗的晶片設計奠定了基礎，同時推動了摩爾定律的持續發展，滿足了下一代計算和AI應用對半導體性能的嚴苛需求。
為了推進GAA電晶體技術的發展，英特爾也將目光瞄準了二維半導體材料。
據Sanjay Natarajan的介紹，具體而言，英特爾在GAA技術中引入了二維（2D）NMOS和PMOS電晶體，該電晶體以二維MoS2為溝道材料，結合高介電常數的HfO2作為柵氧化層，通過ALD（原子層沉積）工藝實現精確控制。下圖的橫截面成像清晰展示了柵極金屬、HfO₂氧化物和二維MoS2之間的結構集成，其整體厚度在納米級別，漏源間距（L_SD）小於50nm，次閾值擺幅（SS）低於75mV/d，最大電流性能（I_max）達到900µA/µm以上，能夠顯著提升柵極對溝道的控制能力。
右側的圖表中將Intel的研究結果（THIS WORK）與其他同類研究進行了對比，顯示在驅動電流和次閾值擺幅上的明顯優勢。
英特爾的研究驗證了結合GAA架構和2D材料，電晶體性能堪稱飛躍。而且一旦英特爾將基於矽的溝道性能推至極限，採用2D材料的GAA電晶體很有可能會成為下一步發展的合理方向。
就英特爾所觀察到的而言，電晶體數量的指數級增長趨勢，符合摩爾定律，從微型電腦到數據中心，電晶體數量每兩年翻倍。但是，隨著AI工作負載的持續增加，AI相關能耗可能會在2035年超越美國當前的總電力需求，能源瓶頸成為未來計算發展的關鍵挑戰。因此，未來需要的是新型電晶體。下一代電晶體需要具備超陡次閾值擺幅（低於60mV/dec）和極低的靜態漏電流（I_off），支持在超低供電電壓（
英特爾也在材料和物理層面不斷探索，並在IEDM上展示了採用Ge（鍺）納米帶結構的電晶體，其9nm厚度和結合氧化物界面的創新設計，為實現低功耗和高效傳輸奠定了基礎。Intel進一步研究結合高介電常數材料和新型界面工程，以開發更加節能高效的下一代電晶體。
英特爾也呼籲整個行業共同推動電晶體技術的革命，以滿足萬億電晶體時代中AI應用的需求。通過對過去60年電晶體發展的總結，Intel同時提出了未來10年的發展目標：1）必須開發能夠在超低供電電壓（
互連縮放的突破：釕線路
隨著電晶體和封裝技術的持續微縮，互連已成為半導體體系中的第三個關鍵要素。這些互連導線負責連接數以萬億計的電晶體。然而，我們清晰地看到，銅互連的時代正逐漸走向尾聲。銅互連存在一個實際問題：使用時需要添加阻擋層和籽晶層。隨著尺寸的不斷縮小，這些相對高電阻的層占據了更多的可用空間。英特爾觀察到，當線寬不斷縮小時，銅線的電阻率呈指數級上升，達到難以接受的程度。因此，儘管電晶體尺寸越來越小、密度和性能不斷提升，但傳統的布線方式已無法滿足連接所有電晶體的需求。
英特爾的突破在於採用具有高成本效益的空氣間隙釕（Ru）線路，作為銅互連的潛在替代方案。這個空氣間隙解決方案無需昂貴的光刻技術，也不需要自動對準通孔工藝。它巧妙地將空氣間隙、減法釕工藝和圖案化相結合，有望打造出合理的下一代互連技術，使之與未來的電晶體和封裝技術相匹配。
這種新工藝在小於25nm的間距下，實現了在匹配電阻條件下高達25%的電容降低，有效提升了信號傳輸速度並減少了功耗。高解析度的顯微成像展示了釕互連線和通孔的精確對齊，驗證了沒有發生通孔突破或嚴重錯位的問題。減法釕工藝支持大規模生產（HVM），通過消除複雜的氣隙排除區和選擇性蝕刻需求，具備實際應用的經濟性和可靠性。
寫在最後
半導體產業是一個高度複雜的生態系統，需要各方共同努力才能取得突破。英特爾在封裝、電晶體和互連等領域的創新成果，為整個行業提供了寶貴的經驗和啟示。如同Sanjay Natarajan所述，英特爾的目標是為整個行業提供路線圖，以協調和統一我們所有的研發資金和努力。這樣，下一代產品和服務就能推動整個行業向前發展，並繼續推進摩爾定律。英特爾確實始終將自己視為摩爾定律的守護者，致力於承擔這一責任，不斷探索推進摩爾定律的新技術。這不僅是為了英特爾的利益，更是為了整個行業的共同利益。
