那……能玩《孤島危機》嗎？
現場可編程門陣列（FPGA）的靈活性優勢，使其成為智能網卡、電信網路甚至是模擬復古遊戲機等多種應用場景下的理想選項。
然而，AMD本周二推出的最新Versal FPGA（收購自賽靈思）可不止能模擬30年前的微處理器。這些成果希望能在晶片製造之前，對其進行全面的仿真、測試和調試。
眾所周知，晶片的流片製造成本極其高昂，一旦事後發現設計缺陷則更加致命。AMD Versal系列高級產品線經理Rob Bauer在採訪中表示，在新FPGA的幫助下，晶片設計人員可以「在晶片流片之前創建數字孿生，或者為計劃推出的ASIC/SoC製作數字版本。他們可以提前驗證，在設計周期之內提早嘗試軟體開發等。」
根據Bauer的解釋，隨著半導體行業向著2.5D和3D小晶片架構等先進封裝技術的過渡，晶片製造商面臨的驗證壓力只會越來越大。「如今的晶片設計師不再僅僅為單一晶片做驗證和軟體開發，而是要為基於大量小晶片的多晶粒器件做驗證和軟體開發。」
AMD打造的Versal Premium VP1902正是為此而生。這款大晶片的尺寸約為77 x 77毫米，擁有1850萬個邏輯單元（是即將推出的VU19P的兩倍）以及用於控制面操作的專用Arm核心，外加用於協助調試的板載網路。
其思路就是將計算和網路功能全部納入進來，減少I/O、調試或控制面所占用的FPGA邏輯單元，將節約出來的單元更多用於模擬ASIC或SoC。
除了將柵極密度加倍之外，AMD表示這款FPGA還將提供2倍的傳輸帶寬，藉此在晶片仿真過程中帶來更高的有效雲速率。與此同時，該晶片還採用最新的小晶片架構，具體分為4個FPGA塊。Bauer表示這將有助於減少數據在晶片內移動時的延遲和擁塞。
雖然這一切看似令人印象深刻，但接觸過晶片仿真的朋友都清楚，與在本機硬體上直接運行相比，仿真環境往往效率極低、緩慢且昂貴。AMD的FPGA新構想也無法解決這個問題。
首先，對包含數十億個電晶體的現代SoC進行仿真是個極耗資源的過程。Bauer表示，根據晶片的具體尺寸和複雜性，可能需要跨多個機架將數十甚至幾百個FPGA連接起來。即使如此，與實體晶片的時鐘速率相比，仿真系統的性能仍會受到嚴重限制。
根據AMD的介紹，只需24個FPGA即可模擬10億個邏輯門；而且在橫向擴展之後，最多能夠以超過50 MHz的時鐘速率支持多達600億個邏輯門。
Bauer指出，有效時鐘速率最終將取決於所涉及的FPGA數量。「假如用戶的IP能在單一VP1902內實現，那麼性能表現也會更好。」
雖然AMD這款最新FPGA主要面向晶片製造商，但該公司表示本產品也非常適合固件開發與測試、IP塊和子系統原型設計、外設驗證以及其他各種測試用例。
在兼容性方面，AMD公司表示這款新晶片將與他們之前的FPGA採用相同的底層VIvado ML軟體開發套件。AMD還與Cadence、西門子和Synopsys等領先電子設計自動化（EDA）廠商保持合作，增加對該晶片其他高級功能的支持。
AMD的VP1902預計將在今年第三季度起向客戶提供樣品，並於2024年初正式投放市場。
