最近一年多里，DRAM晶片製造商因搶奪HBM市場，開發上的競爭越來越激烈。隨著存儲器市場行情見漲，這種趨勢也逐漸蔓延到NAND閃存上，面向AI PC和數據中心的新一代產品開發也在不斷提速。
據ETNews報道，SK海力士正在開發超過400層的NAND閃存，目標是2025年年底之前做好用於大規模生產的準備。據知情人士透露，SK海力士目前正在與供應鏈合作夥伴合作，開發400層及以上NAND閃存所需要的工藝技術和設備，隨著應用混合鍵合實現突破，更多的材料和組件供應商有望進入新的供應鏈。
在去年的2023閃存峰會（Flash Memory Summit 2023）上，SK海力士首次展示了全球首款321層NAND閃存，成為業界首家開發300層以上NAND閃存的公司，並計劃2025年上半年開始進入量產階段。其屬於1Tb TLC 4D NAND閃存，採用了PUC（Peri Under Cell）技術，將外圍控制電路放置在存儲單元下方，相比傳統的外圍電路側置設計，可減少晶片占用空間，
不過在400層及以上NAND閃存上，SK海力士將採用不同於現有321層NAND閃存的結構，而是在兩塊晶圓上分別製造外圍電路和存儲單元，然後通過W2W（晶圓對晶圓）的混合鍵合技術，將兩部分整合為完整的NAND閃存。這種做法聽起來似乎有點熟悉，因為鎧俠與西部數據合作開發的CBA（CMOS directly Bonded to Array）技術也採用了類似的製造方法。
SK海力士希望能夠加快NAND閃存技術的開發，將未來兩代產品的間隔時間縮短至1年，這明顯低於業界1.5至2年的平均水平。
