半導體大廠英特爾 (Intel) 宣布，晶片代工 (Intel Foundry) 業務2024年IEEE國際電子組件會議 (IEDM) 公布新突破，有助推動半導體產業邁向下個十年及更長遠的未來。
英特爾展示有助晶片代工改善晶片互聯新材料，以減材釕（subtractive Ruthenium）提升電晶體容量達25%。英特爾晶片代工以先進封裝異質集成解決方案，首次讓進出量提高百倍，完成超快速晶片對晶片組裝。為了推動環繞式閘極（GAA）微縮，英特爾晶片代工也展示矽RibbonFET CMOS和微縮2D FET的閘極氧化物模塊成果，提高組件性能。
英特爾晶片代工資深副總裁暨組件研究部總經理Sanjay Natarajan表示，英特爾晶片代工持續定義和謀劃半導體產業的發展藍圖，此突破彰顯英特爾致力開發領先技術的承諾。美國《晶片與科學法案》（U.S. CHIPS Act.）支持，英特爾持續協助提升全球供應鏈的平衡。
半導體產業目標2030年單晶片容納1兆個電晶體，電晶體和互聯微縮突破，搭配先進封裝，對講求能源效率、高性能和更具成本效益的AI應用至關重要。另外，半導體產業需要新的材料，以提升英特爾晶片代工的PowerVia晶片背部供電解決方案，緩解互聯密度和持續微縮的壓力，這是延續摩爾定律並推動半導體進入AI時代的關鍵。
英特爾晶片代工已確立多種途徑，解決銅電晶體在節點互聯微縮的限制，提升現有技術，並繼續定義和規劃環繞式閘極微縮及電晶體發展藍圖。
首先，減材釕（Ru）是為了提高晶片內的性能和互聯，是新關鍵替代金屬化材料，使用薄膜電阻和氣隙，團隊率先研發測試工具展示實用、具成本效益，且適用大量生產的減材釕集成製程，具氣隙特性，不需孔洞周圍保留曝光氣隙排除區，也不需要選擇性蝕刻的自對準孔洞。採用具備氣隙特性的減法釕，可在間距 ≤25納米（nm）時，降低線間電容幅度高達25%，突顯金屬化方案的減材釕在緊密間距替代銅鑲嵌的優勢。解決方案將現身英特爾晶片代工。
其次，選擇性層遷移（Selective Layer Transfer，SLT）。為了先進封裝實現超高速晶片對晶片組裝，進出量提高百倍，英特爾晶片代工首次展示了選擇性層遷移技術（SLT），異質集成解決方案讓超薄小晶片具有更高的彈性，相較傳統晶片對晶片鍵合，晶粒尺寸可以更小、深寬比更高，進一步實現更高的功能密度，並為特定小晶片從一個晶片到另一個晶片的混合或熔接鍵合（Fusion bonding）提供更靈活且更具成本效益的解決方案，提高AI應用架構的效率和彈性。
第三，矽RibbonFET CMOS。為了將環繞式閘極RibbonFET矽微縮推向極限，英特爾晶片代工展示了閘極長度為6納米矽RibbonFET CMOS（互補金屬氧化物半導體）電晶體，即便大幅微縮閘極長度和信道厚度，仍有業界領先的簡訊道效應和性能。縮短閘極長度為摩爾定律的關鍵基石之一，這項技術進展為閘極長度微縮展開新篇章。
最後，微縮GAA 2D FET的閘極氧化物。為了進一步加速超越CFET的環繞式閘極創新，英特爾晶片代工展示GAA 2D NMOS和PMOS電晶體制造的成果，閘極長度縮小至30納米，並特別專注於閘極氧化物（Gox）模塊的開發。這項研究呈現了業界對二維（2D）過渡金屬二硫族化物（TMD）半導體研究，未來可能在先進電晶體制程取代矽。
英特爾晶片代工還強調，將繼續推進業界首個300毫米（mm）氮化鎵（GaN）技術的研究，這是一種用於功率供電和射頻（RF）電子產品的新興技術，與矽相比，可以提供更高的性能並承受更高的電壓和溫度。這是業界首款在300 mm GaN-on-TRSOI（trap-rich silicon-on-insulator）基板上製造的高性能微縮增強型氮化鎵金屬氧化物半導體高電子遷移率電晶體（GaN MOSHEMT）。GaN-on-TRSOI先進設計的基板可以通過減少信號損耗，實現更好的信號線性度，並通過背面基板處理實現先進集成方案，在射頻和功率電子產品應用中完成更高的性能。
至於，針對英特爾晶片代工也在IEDM會議闡述對先進封裝和電晶體微縮的未來願景，以滿足AI等各種應用需求，並確立了三個技術創新的關鍵推動力，以幫助將來AI更節能，包括先進內存集成以消除容量、帶寬和延遲瓶頸，用於互聯帶寬優化的混合鍵合，以及有相應連接解決方案的模塊化系統擴展。
英特爾晶片代工也呼籲業界採取行動，開發關鍵的革命性創新，以實現兆級電晶體時代的微縮需求。英特爾晶片代工開發的電晶體能夠在超低電壓運行（低於300毫伏特），有助解決日益嚴重的散熱挑戰，並大幅改善能耗和散熱。
(首圖來源：英特爾)
