台積電明年下半年開始量產N2製程，努力降低變異性和缺陷密度打磨技術，進而提高良率。台積電員工在X平台上表示，團隊已成功將測試晶片良率提高6%，為客戶節省數十億美元。
X平台網友Dr. Kim（@I_loves_deep_nn）自稱是台積電員工，但未透露改善的是SRAM測試晶片還是邏輯測試晶片的良率。外媒Tom's Hardware認為，台積電明年1月才開始提供2納米技術的shuttle測試晶片服務，現在不太可能改善2納米製造最終實際晶片原型的良率。
I increased the yield of our 2 nm process by 6% creating billions in savings for our customershttps://t.co/eoyJRRHA4V— Dr. Kim (김서연) (@I_loves_deep_nn)December 1, 2024
台積電N2製程採用GAA納米電晶體的製程，可大幅降低功耗、提升性能和電晶體密度，不僅尺寸小於3納米FinFET電晶體管，還能在不影響性能的情況下，改善靜電控制和減少漏電，實現更小高密度SRAM位元單元。它們的設計增強閾值電壓調整，確保能可靠運行，使邏輯電晶體和SRAM單元進一步小型化。
與N3E製程晶片相比，在相同電晶體數量和頻率下，N2製程耗電量減少25%-30%，在相同電晶體數量和耗電量下性能可提升10%-15%，在維持相同速度和耗電量的情況下電晶體密度可提升15%。
（首圖來源：shutterstock）
