關鍵要點：
智能體AI有望提升工程師的工作效率，加快產品上市速度，並將部分重複性工作自動化。
對於晶片設計與驗證工程師而言，最大的挑戰在於何時、在多大程度上信任AI能夠做到萬無一失，因為半導體領域容不下任何錯誤。
在可預見的未來，"人在迴路"很可能仍是常態，而非例外。
近日，Semiconductor Engineering 圍繞智能體AI在晶片設計與驗證中應用的利與弊，與多位行業專家展開了深度探討。參與嘉賓包括：ChipAgents全球客戶成功副總裁崔辛迪（Cindy Cui）、Silvaco首席執行官沃利·萊因斯（Wally Rhines）、Moores Lab AI首席執行官雪莉·亨利（Shelly Henry）、Breker Verification Systems首席執行官戴夫·凱爾夫（Dave Kelf）、Verific AI開發負責人文斯·黃（Vince Wong），以及Silimate首席執行官安·吳（Ann Wu）。本次圓桌討論在2026年ESD聯盟執行官展望會議現場面向觀眾舉行。
智能體AI將重塑整個設計流程
崔辛迪表示，智能體AI將重塑整個設計流程，並且這一變革已經在發生。從設計驗證（DV）到RTL生成、UVM、形式驗證，再到前端向後端的延伸，AI正在幫助大量工程師縮短設計周期。她指出，當前真正的挑戰不僅在於技術本身，更在於組織層面的轉型——如何引導工程師適應新的工作方式，如何促進團隊協作，還有大量工作亟待推進，整個行業需要攜手應對。
安·吳所在的Silimate將自身定位為"晶片設計師的協同駕駛艙"，致力於構建AI模型、工具及智能體框架，幫助工程師實現設計空間的大規模探索。她表示，過去因人力和算力的限制，設計空間的搜索範圍十分有限，而現在工程師可以進行更多實驗、更多疊代試錯。她同時指出，如何快速、準確地評估實驗結果的質量，是當前面臨的核心挑戰之一。
雪莉·亨利則從用戶視角切入，提出了一個關鍵問題：儘管業界已有Cadence、Synopsys、Siemens等廠商的眾多先進工具，工程師造一顆晶片依然需要兩年時間。她認為，AI有望將這一周期壓縮至三個月，具體舉措包括自動生成設計方案、生成驗證素材、輔助調試等。然而，核心難題在於如何驗證生成結果的正確性——無論是RTL代碼、測試規範，還是測試平台，如何確保它們彼此一致且準確無誤，仍是工程師每日面對的細節難題。
晶片設計的高精度要求
戴夫·凱爾夫對此表示，過去30年裡，業界一直在探討如何應對晶片設計快速演進所帶來的資源壓力。如今，AI帶來了真正的變革契機。然而，晶片設計不同於影片推薦這類容錯性高的場景——這是一門精確科學，1%的錯誤率都是不可接受的。如何確保AI輸出的高精確度，是擺在行業面前的核心難題。
文斯·黃則指出，當前AI尚不具備完全自主處理整個設計流程的能力。在多個關鍵環節，必須設置人工介入節點，將人的判斷納入流程之中。他認為，這一點目前尚未得到足夠重視，但未來必將成為每種設計方法論中不可或缺的組成部分。
超越設計本身的機遇
萊因斯則將視角擴展到了設計之外。他認為，晶片製造工藝的複雜性同樣被忽視。運行一次原型晶圓的時間成本極高，傳統物理驗證方式已難以為繼。為此，他提出了構建工藝單元代理模型的思路——在電腦上完成工藝集成，而非在實驗室中進行物理驗證。這一方向蘊藏著巨大機遇：對於耗資250億美元建設晶圓廠的企業而言，提前一個月完成量產爬坡所創造的價值是不可估量的。如果能夠將40年積累的仿真數據整合進代理模型，這將是一個極具潛力的突破口。
如何衡量智能體AI的成功
在討論成功標準時，萊因斯認為，智能體AI的價值更多體現在質量而非數量上。設計周期的縮短、更高效的漏洞捕獲、文檔自動化以及測試平台生成，都能將工程師從繁瑣工作中解放出來，使其專注於更具創造性的任務。而最終設計質量及中間環節的質量把控，才是智能體AI與傳統方式的本質區別。
崔辛迪補充道，成功指標本身也是一個動態演化的體系。從單個工程師效率的提升，到整個工程組織的可信加速，再到未來能夠從歷史經驗中持續學習、不斷疊代的自進化工程系統，這是行業AI解決方案的發展方向。
安·吳則從軟體行業的經驗出發，指出當前行業正從關注"如何提升AI使用率"，轉向追問"Token預算失控了，投資回報率和效率在哪裡"。在她看來，真正的衡量標準不在於速度的幾倍提升，而在於能否實現"以前根本做不到的事"。將晶片設計周期從12至18個月壓縮至6至9個月，需要的是全棧層面的超高效流程重構，而智能體AI正是實現這一目標的關鍵所在。
建立行業基準的必要性
雪莉·亨利以一個生動的故事說明了"快而不准"的危險：一位數學天才在舞台上即興計算三位數乘法令人嘆服，而一位自以為同樣厲害的醉漢雖然搶先給出答案，卻是錯誤的。他辯稱"我很快"，但快而不准毫無意義。她認為，目前工程界缺乏統一的質量基準，各公司驗證方式五花八門、缺乏一致性，行業亟需就AI輸出的質量標準達成共識。
凱爾夫對此深表贊同。他表示，多家公司正在嘗試合作構建更大範圍的流程基準，以評估協作帶來的實際改進。他強調，推動整個生態系統共同成長的合作模式，比各自為戰的競爭更有可能推動行業實現真正的突破。如果業界能夠建立起通用的流程指標和質量評估體系，智能體AI在晶片設計領域成功落地的概率將大大提升。
Q&A
Q1：智能體AI在晶片設計中具體能做哪些事情？
A：智能體AI可以覆蓋晶片設計的多個環節，包括RTL代碼生成、設計驗證（DV）、UVM框架構建、形式驗證、測試平台生成和調試輔助等。它能幫助工程師大幅縮短設計周期，並通過自動化處理重複性工作，讓工程師將精力集中在更具創造性的任務上。目前已有工程師藉助相關工具實現了顯著的效率提升。
Q2：為什麼說晶片設計不能完全依賴AI自主完成？
A：晶片設計是一門高精度科學，容不下任何錯誤，即便是1%的出錯率也不可接受。當前的AI在生成RTL代碼、測試平台等內容時，其正確性仍難以自動保證。此外，工程師日常工作中涉及大量細節判斷，例如覆蓋率關閉時的排除項是否合理等，這些都需要人工介入驗證。因此，在可預見的未來，"人在迴路"仍將是晶片設計流程的常態。
Q3：行業如何建立衡量智能體AI效果的統一標準？
A：目前業界尚未形成統一標準，各公司的驗證方式和質量檢查點較為分散。多位專家呼籲行業合作，共同制定可量化的基準測試體系，用於評估AI生成內容的質量和可信度。理想的做法是建立跨公司認可的質量指標和流程基準，使不同工具和智能體的輸出都能對標統一的質量標準，從而增強整個行業對AI設計結果的信任度。
