這種將正面處理元件與背面供電元件加以區分的技術，被命名為PowerVia。
很多朋友還覺得背面供電純粹是痴人說夢，但這次情況可能真的有變：英特爾宣布將在未來的晶片中實現這種新設計，通過將電晶體供電線與信號線區分開來的方式簡化晶片布局。
這項技術的正式名稱為PowerVia，將於2024年上半年在採用Intel 20A製程節點的晶片上首次亮相。如果一切順利，PowerVia隨後還將登陸18A製程節點。
為了儘量保證這項技術的順利落地，晶片巨頭已經在基於Intel 4「內部製程節點」的晶片上進行了構建和測試。這一製程節點已經投入生產，將搶在年底之前被全面應用於處理器製造。
英特爾已經發表了兩篇關於該主題的論文，並表示將在下周日本京都舉行的VLSI研討會上展示相關成果。
背面供電的本質，就是將電晶體的供電線放在用於製造晶片的矽晶圓背面。雖然原理說起來簡單，但具體實現卻相當困難。
開發這項技術，是為了解決因處理器等高端晶片上電晶體密度的增加而引發的種種問題。晶片製造採用自下而上的順序，先從電晶體開始，之後在電晶體頂部添加互連層來創建電路。傳統電路會同時包含為電晶體供電和傳輸信號的線路。
據英特爾介紹，問題是如今的互連層已經變成一個複雜且混亂的網路，可能對晶片性能造成影響。因此將供電線與信號線區分開來有助於簡化晶片設計。
英特爾技術開發副總裁Bernhard Sell指出，「在我們通過縮小電晶體尺寸來降低功耗、提升性能的同時，還需要在其上同步縮小所有布線層，而信號線和供電線則共享布線層中的空間資源。所以在大大縮小線路尺寸時，就會引發種種問題。」
「首先，將它們縮小到極小尺寸對應極高的成本，包括使用越來越多的UV層將其圖案化。另外，還需要從凸點（外部連接）到電晶體產生更高的電位差，這是因為金屬走線和通孔已經越來越小，需要藉此保證各電晶體之間的信號路由不致出現更大延遲。」
根據英特爾方面的說法，解決之道是將供電線移至晶圓背面，從而為互連走線騰出空間。
Sell指出，「這種方式有好大優點。首先，能夠更直接地與電晶體進行背面接觸，這樣電位差就可以控制得非常低。而且因為不必再考慮供電走線的共享需求，所以也能放寬金屬層的間距。」
英特爾認為這樣的設計能夠降低互連布線的構建成本，同時提升性能水平，是毫無疑問的雙贏之策。
但英特爾過去幾年間曾多次遭遇新製程技術帶來的問題，並導致其Sapphire Rapids處理器遲遲未能與廣大用戶見面。考慮到這段經歷，晶片巨頭如今表現出的謹慎態度也完全可以理解。
Sell在簡報會上向記者們表示，「英特爾希望向大家保證，我們已經從過往的經歷中吸取了教訓。有時候我們一股腦塞進了太多東西，所以導致執行層面出現了問題。」
目前針對Intel 20A製程節點有兩項重大改革計劃：一是由當前的FinFET電晶體設計轉向RibbonFET，二就是PowerVia。Sell指出，新方法會「在開發階段就將信號線和供電線分開，這樣就能先確保其中一方經過全面審查並開發完成，之後再專注於處理另一方」以降低設計風險。
要實現這種區分，必須藉助已知的良好技術構建原型測試樣品，嘗試將PowerVia先與FinFET電晶體結合起來。擔當這一重任的就是即將推出的Meteor Lake處理器家族中的E-core節能CPU核心設計，代號Blue Sky Creek。
「我們選取了Intel 4的FinFET製程，再添加Nano TSV矽通孔以及與Intel 20A相同的前端互連，在此基礎上融合了整個背面供電網路工藝。所以最終成果看起來跟Intel 20A更相似，只是繼續沿用FinFET而非新的RibbonFET，這就有效降低了風險水平。如果效果理想，接下來我們就可以全力關注RibbonFET。」
根據英特爾的介紹，與Intel 4參考設計相比，測試晶片的電位差降低了30%以上，性能則提升超過6%。晶片巨頭還表示，由於將供電線轉移到了背面，這款新晶片有大塊區域實現了超過90%的高單元利用率。
英特爾宣布，計劃明年上市的這款Intel 20A晶片將率先實現背面供電。該產品預計將從屬於Arrow Lake系列，是一款面向客戶端PC的處理器。
「AI和圖形方面出現了大量用例，需要使用尺寸更小、速度更快、性能更強的電晶體，而原有布線設計已經成為發展道路上的重大瓶頸。將供電線轉移到背面能夠解決很多問題，幫助我們邁出技術升級的重要一步。」
