AI正在重塑整個IP（智慧財產權/晶片IP）的生命周期，從創建與驗證，到發現、授權與支持，無一例外。快速演進的AI模型使得靈活的IP架構、健壯的工具鏈以及更快的部署流程變得不可或缺。與此同時，人類專家在審查、驗證和管理AI輔助IP開發方面的作用依然不可替代。
AI已深度嵌入IP開發者的日常工作，涵蓋構建、驗證、封裝、支持和銷售可復用設計模組等各個環節。它不僅改變了IP的功能形態，也改變了IP的創建、驗證和管理方式，以及IP的發現、授權、復用和長期支持方式。
AI正在幫助團隊編寫和審查RTL代碼、生成測試和文檔、更快地調試問題、整理元數據，並讓IP更易於被其他工程師發現和採用。但這並不意味著對深厚工程經驗的專家判斷的需求消失了。開發者仍需理解設計意圖、審查AI的輸出、補全驗證覆蓋率，並確保IP對實際流片具有足夠的可靠性。
最大的變化在於，IP開發正在從逐項手動完成任務，轉變為在技術和商業IP全生命周期中對AI輔助流程進行引導、驗證和優化。這一趨勢在可定製IP的爆發式增長中體現得尤為明顯。
西門子EDA旗下EDA AI與Solido產品負責人Sathishkumar Balasubramanian表示："IP開發的主要瓶頸歷來在於從規格到RTL的生成、調整以及驗證。我們看到，隨著所有AI創新——尤其是智能體AI的發展——大量創新正在發生在RTL代碼生成以及調試和驗證的加速上。因此，我們看到越來越多不同形態的IP出現，這真正幫助IP供應商在不犧牲資源和時間的前提下，為不同用例定製IP。"
過去，工程師通過在上層添加軟體層來走捷徑，而現在藉助AI，他們可以更快生成更優質的RTL，並在前端完成驗證。
Balasubramanian進一步指出："整體趨勢是能夠用更少的資源和算力提供不同形態的IP。IP層面正在發生越來越多的高級配置，AI使開發者能夠輕鬆調整面向不同目標和應用的方式。這是在前端。AI在後端同樣大有助益。目前我們看到大量Chiplet應用出現，而過去我們擔心無法混合使用不同工藝節點。AI在這方面提供了幫助，因為在Chiplet設計中，後端工作要複雜得多，涉及晶片布局規劃——如何實現商業價值、如何設計IC的凸點陣列。AI正是在這些方面幫助工程師找到更優配置、開發出更好的後端設計，並從封裝層面實現更好的實現方案。可以把它看作一個加速器，幫助你把事情做得更快更好。這意味著你可以做出更多IP，還可以將同一IP在基於Chiplet的不同封裝方案中復用，從而服務於更多客戶。"
IP種類的擴張也帶來了新的挑戰——如何讓每個版本保持最新狀態、易於發現、隨時可復用。這正是AI開始發揮作用的地方，它不僅是設計加速器，更是IP全生命周期管理的基礎設施層。
AI嵌入IP全生命周期管理
AI是IP在整個生命周期中被管理、封裝和發現的使能因素，而非簡單疊加在現有流程上的工具。
IC Manage首席執行官Dean Drako表示："我們已經加入了大量AI，但現在我們專門針對IP生命周期管理這一組件增加了AI能力，可以自動為工程師保持IP封裝及所有相關內容的持續更新。"
在AI出現之前，這是一項繁瑣且容易出錯的手動工作。Drako說："這關乎系統的生命周期管理部分，目標是在IP流轉於不同項目和團隊的過程中，始終保持其處於生產就緒狀態。藉助AI驅動的IP發現能力，系統能找到你需要的IP，並確保它具備正確的內容。"
這些能力共同將AI定位為當今晶片設計中IP健康狀況、復用性和可發現性的基礎設施層。
驗證IP走向AI增強
驗證是AI在IP領域最早落地的用例之一。Synopsys產品管理總監Varun Agrawal將AI描述為與VIP並行運行的"第二供應商"，類似於虛擬驗證夥伴。他表示："智能體AI可以作為第二個並行供應商，與你的主要供應商協同工作，共同增強你的驗證能力。"
當前最顯著的影響體現在團隊如何將規格轉化為有效測試。面對密集的協議規格文檔，AI能夠幫助解讀文檔，並自動生成與規格高度相關的測試場景和有效載荷。Agrawal說："我看到的第一個方向是規格關聯性。如果有一份規格文檔，在編寫測試場景時，也許可以自動生成測試場景。合規性如何？在有效載荷生成方面，智能體AI對驗證幫助很大——如何快速生成一個與我試圖驗證的內容高度相關的有效載荷？"
隨著晶片規模越來越大、複雜度越來越高，如何搭建驗證環境成為另一個關鍵痛點。Agrawal認為AI正在承擔編排角色："我看到AI在組裝層面提供的幫助極為顯著。現在我的晶片上有1000個組件，如何搭建一套驗證基礎設施來應對？編排你的驗證基礎設施，正是AI發揮作用的地方。"
調試和覆蓋率收斂是AI的另一個核心應用方向。Agrawal說："AI正在幫助的地方是調試，包括覆蓋率目標、根因分析和更快速的調試。"
Synopsys也在內部VIP開發流程中應用同樣的理念——讀取規格、提出測試計劃、生成大量代碼，但這些輸出仍由資深領域專家審查和精煉。Agrawal表示："我們也把AI當作我們的並行供應商來對待，AI讀取規格，給出它的觀點和測試計劃。然後，擁有20年以上行業經驗的專家對其進行審查和補充，再進入代碼生成階段。其中一些代碼由AI生成，專家再對其進行驗證，確保有正確的里程碑和KPI來保證更高的質量水平。"
AI的高速發展給IP開發團隊帶來壓力
邊緣計算的快速擴張帶來了更多挑戰。在某些垂直市場，AI發展如此之快，以至於連構建底層IP的人員都難以跟上節奏。
Quadric首席營銷官Steve Roddy表示："對於客戶而言，高效且快速地落地新模型至關重要。大家都迫切希望獲取最新最強的模型，並儘快在平台上部署。當模型發生變化——而且你知道它們肯定會變化——新模型能多快落地到目標平台？OEM廠商能自行完成，還是需要找別人移植？"
Chiplet形態的硬化IP帶來了額外挑戰，尤其是在2.5D封裝中，信號傳輸距離比單片SoC更長，使得功耗與性能成為核心關注點。
SignatureIP首席執行官Purna Mohanty表示："Chiplet必須具備從晶片間到系統間乃至機架間的可擴展性。我們需要確保基礎IP在頻寬、延遲和功耗方面針對規模進行精細調優，不僅僅是設備數量的問題，還需要從底層進行微架構設計，在功耗、性能和面積之間取得平衡。"
Cadence Tensilica DSP集團總監Amol Borkar指出了這一循環的本質："隨著這些應用的湧現，它們對計算提出了更多需求，而計算也意味著功耗。這是一個惡性循環——我們不斷改進處理器以提高效率，但效率的提升又催生了對更高要求新應用的需求，從而不得不繼續構建新處理器，如此往復。"
編譯器與工具鏈
這種持續的快速疊代將壓力從IP模組本身蔓延至整個開發環境。由於AI模型的變化速度快於矽片疊代，編譯器和工具鏈在保持IP可用性、靈活性和競爭力方面變得越來越重要。
Cadence NPU加速器與SDK產品營銷總監Jason Lawley表示："客戶最重要的模型，往往是他們不願共享的那個。從客戶角度看，有兩個重要模型——他們能提供給我們的是次重要的，而他們無法分享的才是最重要的，那是他們的核心競爭力。"
Lawley進一步說："這使得軟體和編譯器能夠接收我們看不到、無法訪問的網路，並對其進行編譯和降層處理，使其在目標硬體上以最優方式運行，變得極其重要。隨著這些模型的演進，編譯器必須跟上網路和算子的演化步伐。這既極具挑戰性，又極為重要，同時成本極高。"
Roddy強調時效性的重要："沒有任何一家下游OEM願意依賴隔了三層的IP授權方來移植一個新模型。工具必須穩如磐石。擁有數據科學家的汽車公司必須能夠自行將其更新的算法高性能部署，無需經歷十幾層NDA。"
Borkar描述了這種快速疊代有多麼令人窒息："模型的變化速度非常快——每天、每小時，甚至每分鐘都在變。如果你在關注Hugging Face的更新，可能每隔幾個小時就會收到有關新版SLM、VLM或多模態模型變體的郵件。"
這種變化對IP團隊造成了沉重壓力。Borkar說："新模型每天都在湧現，新的算子層也在不斷出現。讓整個編譯器流程能夠映射到你的硬體上，說起來容易做起來難。你是否有應對措施，能夠對那些算子或層進行仿真模擬？"
這種疊代壓力還意味著，沒有任何單一的固定引擎能夠處理所有情況，大多數專家都主張採用更加異構和可編程的SoC子系統。Borkar表示："如果回顧幾年前，有DSP、NPU、GPU和GPGPU。但似乎沒有一顆萬能子彈能解決所有問題。我們有NPU，也有DSP。我們面臨的挑戰是，設計中並非所有內容都在一個模組中運行，通常需要某種異構子系統——比如AI協處理器加NPU再加CPU——來提供消耗網路所需的靈活性。"
Siemens的Balasubramanian還指出了數值格式本身也在變化："隨著智能體AI的發展，很多人在嘗試調整浮點精度，以在精度和在給定內存條件下處理更多內容之間進行權衡。目前有大量實驗正在進行，工作負載在增加，編排更加複雜，未知因素也更多。如果IP開發者在模型更新時改變了浮點精度，IP是否足夠靈活以應對，還是需要修改某些非常基礎的東西，甚至替換架構？"
Expedera首席科學家Sharad Chole總結道："模型變化速度快慢，是NPU在流水線中位置的函數。靠近傳感器的NPU不一定需要頻繁更新，但隨著數據中心或學術界應用的演進，整個軟硬體棧都必須加以支持。我們認為真正的挑戰，不是支持新模型本身，而是在保持性能的前提下支持新模型，這要難得多。"
IP商業模式在AI壓力下加速演變
AI也在重塑IP的封裝和銷售方式。
Rambus營銷與合作夥伴關係高級總監Raj Uppala表示："在IP授權的經濟學層面，首先要考慮的是客戶需要向IP供應商支付的授權費，這取決於具體的使用場景。可以把它理解為Netflix模式——根據可以在幾台設備上流播、或者賬戶可以添加幾個成員來劃分不同等級。IP授權也類似，可以是單次使用許可（在一顆單片晶片上使用IP），也可以是多次使用許可（用於不同項目和晶片）。對於有大量項目正在推進的客戶，還可以考慮訂閱制模式。"
Uppala還指出，Chiplet設計也在改變傳統的單次授權假設："想像一個銷量不高的客戶，他們可以選擇按量支付版稅。但反過來，如果有大量出貨，銷售了數百萬套解決方案，則可以選擇一次性買斷版稅，之後無需再擔心版稅問題。Chiplet是一個新興議題，它確實帶來了一些新挑戰。例如，如果在單片IC上使用了單次授權的IP，在Chiplet模式下，可以將同一顆晶片用於不同模組或不同SoC。這實際上構成了多次使用，隨著Chiplet日益普及，這些問題都需要得到解決。"
隨著IP變得更加可復用、AI輔助程度更高，並深度嵌入各類產品和平台，所有權、控制權、安全性和治理等問題將變得越來越難以與IP本身分開處理。
將專有IP納入基礎模型，也引發了對AI生成代碼所有權的追問，這需要合同保障和技術防護措施。Arm AI產品管理總監Ronan Naughton指出："人們對私有智能體的興趣，很大程度上源於對隱私和自身數據控制權的重視。這意味著安全必須貫穿整個軟體棧，而不僅僅是SoC。Arm從一開始就將安全設計融入核心，隨著數據在雲端與邊緣之間來回流動，保護這一交接過程將至關重要。所有製造商、OEM和合作夥伴都有責任保護用戶數據和隱私，以確保AI智能體在改善人們生活的同時不危及安全。"
Naughton補充道："談到晶片演進，每一代晶片我們都在增加安全特性，使其更加安全。這在我們的晶片架構中是絕對內在且不可或缺的組成部分。"
人類專業知識在IP領域依然不可或缺
對所有IP開發者而言，具備AI意識的數據治理和安全要求，如今已成為一級設計約束。這些風險也清楚表明，為何AI不能被視為完全自主替代IP判斷的工具。即便AI承擔了越來越多的開發工作，經驗豐富的工程師在解讀結果、執行質量標準以及決定什麼內容可以流片量產方面仍不可或缺。
Siemens的Balasubramanian表示："在智能體AI領域，我們將其稱為'人在環路上'。我們從生成式AI中得到的一個認識是，最大的瓶頸曾經是'人在環路中'——人成為了瓶頸。因此，我們將某些可以自動化的基礎任務替換掉，讓人類更多地扮演編排者的角色。但人始終在場。"
Baya Systems首席商務官Nandan Nayampally也指出："AI在很大程度上取代的是平庸的工作。那些不清楚自己在做什麼的人會被替代，但專家不會改變。"
這意味著，最現實的前進路徑不是替代IP開發者，而是改變他們與AI協作的方式。當AI加速常規分析和生成工作，而工程師提供背景、判斷和責任承擔時，才能獲得最大收益。
Cadence的Lawley總結道："AI將使我們的人類開發者變得明顯更快更好。這將是一種協作——將資訊與人類創造力的部分相結合，再加上AI模型可能帶來的一點創意。正是這種協作，將創造出真正的巨大差異。"
Q&A
Q1：AI是如何改變晶片IP的開發和驗證流程的？
A：AI正在從多個維度改變晶片IP開發流程。在前端，AI幫助工程師更快生成和審查RTL代碼，自動生成測試場景和文檔，並加速調試過程。在驗證層面，AI被定位為"第二供應商"，可以讀取協議規格文檔、自動關聯生成測試用例、輔助搭建驗證環境，並通過根因分析加速覆蓋率收斂。但無論哪個環節，AI的輸出仍需經驗豐富的工程師審查，人類專家的判斷依然不可或缺。
Q2：Chiplet設計對IP授權模式帶來了哪些新挑戰？
A：Chiplet設計模式打破了傳統單次授權的假設。在單片IC模式下，一顆IP只用於一顆晶片；但在Chiplet模式下，同一顆IP芯粒可以被集成到不同模組或不同SoC中，實質上構成了多次使用。這對現有授權協議提出了挑戰。業界目前正在探索訂閱制、版稅買斷、按量付費等多種靈活模式來應對這一變化，但相關問題隨著Chiplet日益普及仍需進一步釐清和解決。
Q3：為什麼編譯器和工具鏈對AI驅動的IP開發如此關鍵？
A：AI模型的疊代速度遠快於晶片矽片的流片周期，模型可能每隔幾小時就出現新變體。這意味著IP必須依賴編譯器和工具鏈來快速適配新模型，而無需每次都重新設計硬體。尤其是客戶往往不願共享其最核心的私有模型，編譯器必須能夠在不訪問模型的情況下完成編譯和優化。因此，工具鏈的靈活性、穩定性和自動化程度，直接決定了IP產品的競爭力和客戶的自主部署能力。
