核心要點：
PCIe仍是非AI處理場景的關鍵技術。
在AI領域，PCIe將因規模擴展、智能體AI及部分縱向擴展需求而得到強化。
CXL正逐步獲得市場採用，部分觀點認為其有望參與AI計算處理。
PCIe長期以來是處理器與外部設備之間數據傳輸的核心互連技術，而新興的數據中心AI擴展網路同樣承擔著類似的職責。這一現象或許會讓人誤以為PCIe已無法勝任新的任務需求，但事實上，隨著智能體AI等新型AI形態的興起，PCIe非但沒有被邊緣化，反而得到了進一步的強化。
CXL與PCIe密切相關，構建於PCIe協議棧之上。由於開發者仍在評估其實用價值，CXL的起步相對遲緩，甚至有人質疑它能否真正普及。然而，隨著交換機產品陸續入市、系統開發者逐漸明確其應用場景，CXL開始呈現出更為強勁的生命力。
悠久傳承與緩慢起步
PCIe於2003年首次發布，作為一種串行互連方案，取代了此前用於連接電腦外設的PCI並行總線。其初始性能為每通道2.5 Gb/s，最大×16配置可提供4 GB/s的吞吐量。
此後，PCIe持續演進，於2025年發布了7.0版規範。該版本每通道速率達128 Gb/s（含糾錯位），淨吞吐量高達242 GB/s。
"PCIe的速率正在翻倍提升，"Cadence設計IP業務部門矽解決方案集團高級產品營銷總監Arif Khan表示，"整個發展曲線在過去幾年間呈現出明顯的躍升態勢。"
PCIe幾乎成為所有電腦相關設備的標準互連接口。儘管最初主要面向個人電腦，但近年來更高版本的PCIe性能已遠超PC的實際需求，目標市場也逐漸轉向數據中心。
2019年，計算高速互連標準CXL（Compute Express Link）以1.0規範正式發布，與PCIe 5.0同期推出。CXL本質上是構建於PCIe之上的內存與一致性擴展協議。最新的CXL 4.0版本於2025年發布，基於PCIe 7.0構建。
CXL包含三個核心組成部分：
一是用於初始化、管理和設備發現等任務的基礎非一致性標準（CXL.io）；
二是允許所連接的CXL設備緩存主機內存並維護一致性的機制（CXL.cache）；
三是採用加載/儲存語義訪問外掛內存的機制，使用體驗如同訪問伺服器內部內存一般（CXL.mem）。
CXL的採用進程較為緩慢，令部分人士對其前景持觀望態度。此外，行業對CXL的認知也存在一定惰性。"CXL尚未被充分理解，"Synopsys PCIe產品營銷高級總監Antonio Costa表示，"隨著更多應用場景的出現，人們將逐漸明白如何有效利用它。"
近期的市場動態表明，CXL正展現出更為積極的發展勢頭。
新興力量的湧現
與此同時，AI熱潮將數據中心的訓練與推理工作負載推向了聚光燈下。GPU成為焦點，各方資源集中於提升GPU系統性能，包括其互連能力。
這一趨勢催生了網路架構的分叉，形成了幾種本質不同的擴展方式：
縱向擴展（Scale-up）：將多個GPU聚合，使其呈現為一塊擁有統一內存空間的超大GPU，採用內存語義進行訪問。
橫向擴展（Scale-out）：採用RDMA語義訪問更遠端的資源。
跨域擴展（Scale-across）：橫向擴展的變體，覆蓋距離更遠的資源。
UALink是支持縱向擴展的新興標準，英偉達
專有的NVLink則提供包括縱向擴展在內的多種互連形式。
橫向擴展意味著向網路更遠端延伸，這一領域由以太網主導。然而以太網在尾延遲等方面存在一定不足，因此各類優化措施正被不斷引入以提升其性能。
上述發展使AI擴展網路持續占據行業視野，而PCIe等傳統互連技術則相對淡出了主流討論。過去，縱向擴展通常以PCIe為基礎，因為它是本地處理器互連的主要手段，但這一角色正在逐步收縮。那麼，PCIe究竟還能扮演哪些角色？
關鍵在於連接對象
如果一味追蹤AI相關的技術動態，很容易得出"GPU才是核心，擴展網路正在全面接管"的結論，但這並不準確。
GPU承擔著AI計算中繁重的數學運算任務。縱向擴展網路專門用於GPU之間的直連，無需經過CPU——這與其他互連方式有著本質區別，後者通常需要經由CPU進行轉發。
"你有沒有想過，你的CPU與加速器卡之間依賴的是哪種晶片協議？在很多情況下，加速器就插在PCIe插槽上，"Khan指出。
這正是PCIe持續發揮作用的領域。CPU與GPU之間的通信不會走UALink，而是走PCIe，CPU所涉及的一切通信皆是如此。
這一點直接影響到橫向擴展場景。"PCIe特別適合支撐橫向擴展架構，"Rambus矽IP產品營銷高級總監Lou Ternullo指出。
PCIe連接CPU與網路接口卡（NIC），因此即便橫向擴展的討論中通常不提PCIe，它實際上依然參與其中。"智能網卡的輸入輸出頻寬很大，因此新一代PCIe的高速率在這一領域仍有廣泛應用，"Khan補充道。
其他業內人士也持相同看法。"橫向擴展實際上拓寬了PCIe的市場空間，因為網卡依賴PCIe，"Cadence高速SerDes產品營銷總監Hui Wu表示。
這一邏輯自橫向擴展概念出現以來便成立，但新興AI應用正在進一步改變格局。傳統AI工作負載以GPU為絕對核心，CPU的作用僅限於調度和支撐GPU；而智能體AI的興起，正在打破這一局面。
智能體AI對CPU的迫切需求
AI智能體負責執行任務，目前主要幫助人類提升決策效率和工作生產力。而智能體的運行主要依託CPU，僅將部分推理工作負載卸載至GPU。智能體需要做出決策，而決策往往涉及分支操作，這恰恰是GPU不擅長處理的場景。因此，啟動一個智能體，意味著工作負載將在CPU與GPU之間來回切換，直至任務完成。
"AI加速器負責計算下一步操作，但真正執行動作的是CPU，"Synopsys的Costa說道，"智能體AI越多，就需要越多的CPU來執行這些動作，進而需要擴展算力。"
隨著智能體AI的快速崛起，CPU需求正在增長，而這些CPU都需要互連支撐。"過去GPU與CPU的比例是8:1，"Efinix企業副總裁兼市場營銷負責人Bob Beachler表示，"在智能體AI時代，這一比例變成了1:1——一個CPU對應一個GPU。"
PCIe是此類連接的自然選擇，這意味著PCIe在AI領域的作用將進一步提升。
PCIe同樣勝任縱向擴展
UALink專為縱向擴展而生，這似乎暗示PCIe在某些方面存在不足。在某些高端場景中確實如此，但並非所有系統都追求極致吞吐量，PCIe實際上也完全可以勝任縱向擴展需求。
"當今幾乎所有終端設備都支持通過PCIe與CPU互連，"Ternullo解釋道，"如果將NVLink排除在外，幾乎100%的加速器都以PCIe作為主要互連方式。這種普遍性是PCIe在縱向擴展場景中保持競爭力的關鍵原因——例如通過PCIe交換機連接多塊GPU。儘管UALink等新興網路在吞吐量上可能優於PCIe，但PCIe生態系統的開放性與廣泛採用，使其在GPU/ASIC加速器縱向擴展應用中依然極具吸引力。我認為，PCIe規範快速推進（目前已在推進PCIe 8.0.5）的一個重要原因，正是為了進一步支持基於PCIe的縱向擴展。"
UALink在縱向擴展架構中無疑有其獨特價值，並將在最適合的場景中發揮作用；但PCIe對所有終端的兼容性，使其在大多數環境中更易落地。此外需要注意的是，性能最優的方案未必會成為行業標準，成本與可及性往往是更具決定性的因素。
邊緣側的多樣化協議
上述擴展討論主要集中於數據中心，但AI在邊緣側的部署同樣在快速增長，這一領域尤其在傳感器場景中廣泛採用其他協議。
以攝影機為例，MIPI協議專注於將攝影機數據高效傳輸至目標系統。"MIPI通常應用於邊緣側——攝影機、顯示屏、傳感器、移動儲存等，"Silvaco旗下Mixel公司市場與銷售總監Justin Endo表示，"它專為低功耗、低延遲、輕量協議棧的流媒體傳輸而設計。"
這並非PCIe的典型應用場景。"PCIe與CXL承擔的是晶片間通用計算與儲存的重量級互連任務。PCIe與MIPI在某些場景存在重疊，例如移動儲存中基於M-PHY的UFS與基於PCIe的NVMe，但它們位於同一協議棧的不同層級，並非直接競爭關係，"Endo解釋道。
邊緣側產生的數據通常需要上傳至數據中心，但原始數據的傳輸頻寬消耗極大。"以通過MIPI PHY傳輸的MIPI CSI-2為例，它將圖像傳感器的攝影機數據傳輸至手機、汽車、無人機和工業視覺系統中的邊緣SoC，"他說，"在大多數推理部署場景中，無法將原始圖像數據大量推送至數據中心，因為這在數據量、功耗和延遲方面的代價都難以承受。CSI-2將數據輸入本地圖像處理流水線，使時間敏感的工作——例如ISP處理、感知分析、傳感器融合或設備端推理——直接在傳感器側完成。真正上傳至數據中心（經由PCIe）的，通常是經過提煉的結果，如特徵向量、嵌入表示和元數據，而非原始像素。CSI-2完成了流量的前置處理，從而讓PCIe及其周邊網路（如CXL、UALink、Ultra Ethernet）得以專注於它們最擅長的工作——訓練、內存池化以及機架級加速器間通信。"
舊版PCIe依然生機勃勃
儘管AI應用追求極致頻寬，但大量其他應用場景使用舊版PCIe便已綽綽有餘。
"對於眾多固態硬碟和消費類設備，用戶對PCIe 2.0和3.0的速率已完全滿意，這種情況還將持續相當長的時間，"Khan指出。
其他系統可能需要更高速率，但未必是最新一代。"目前市場上還沒有PCIe 6.0的CPU系統，"Khan補充道，"主流OEM廠商尚未完成產品化，仍處於內部測試或客戶測試階段。即便是PCIe 5.0，從規範定稿到AMD和英特爾系統正式上市，也經歷了相當長的時間。"
固態硬碟正在向更高版本的PCIe遷移，但並不總是最新的規格。"PCIe 6.0固態硬碟目前已相當普及，我們有客戶正在基於此進行產品設計，"Khan表示，"也有客戶已經啟動PCIe 7.0的設計項目，希望在特定系統節點上率先落地。"
CXL的上升態勢
由於PCIe依然強勁，它牢牢奠定了作為CXL底層PHY的地位。不過，規範疊代的時間節奏或許在一定程度上影響了CXL的市場接受度。"CXL受制於其對PCIe 5.0 PHY的依賴，而相關系統遲遲未能上市，"Khan指出，"與此同時，CXL規範本身也在快速演進。採用者究竟該怎麼辦？CXL 3.0系統剛剛完成設計、準備上市，規範就已經推進到4.0了。"
與此同時，CXL的不同應用場景並未獲得同等程度的市場認可。官方正式定義了三種應用類型，對應的CXL設備分別為Type 1、Type 2和Type 3：
Type 1設備支持具備一致性內存的加速器接入；Type 2設備可訪問主機內存，若自身搭載內存，主機也可對其進行訪問；Type 3設備允許主機以一致性方式訪問和管理遠端內存，根據具體實現方式，可視為內存擴展或內存池化解決方案。
將CXL用於緩存擴展在業界遭遇了一定阻力，主要原因在於延遲問題。"我們觀察到，用戶希望利用CXL擴展緩存內存和主內存。在緩存側，CXL表現稍顯不足，因為緩存對低延遲的要求極為嚴格，目前還沒有看到客戶將其用於緩存擴展，"Costa表示，"但在內存擴展方面，CXL頗受歡迎，因為系統中的HBM或DDR內存容量有限。如果需要突破這一瓶頸，CXL是非常優秀的選擇，它具備較低的訪問延遲，數據回寫至緩存的效率也有保障。"
內存池化之爭
與此同時，內存池化的實際效果在業界引發了爭論，這在一定程度上影響了CXL的整體採用速度，因為行業仍在探索CXL的最佳落地場景。
儘管如此，CXL生態系統正在持續擴展，為開發者提供了更強的信心。"更廣泛的PCIe與CXL互連生態系統持續走向成熟，進一步提升了內存擴展的價值，"Ternullo表示，"CXL交換機在市場上的出現頻率不斷提高，PCIe覆蓋範圍的延伸也在進一步支持可擴展的內存池化架構。"
智能體AI或許也將為CXL注入新的活力。"我認為下一代CXL將更加重要，因為智能體AI對算力的需求持續攀升，我們相信CXL將在其中扮演重要角色，"Costa說道。
持續演進的技術路線
支撐PCIe與CXL持續需求的，還有對未來版本的明確預期。PCIe 8.0預計於2029年發布，頻寬將在PCIe 7.0基礎上再度翻倍。
"我們將看到每通道256 Gb/s的速率，最大支持16條通道，"Costa介紹道，"信令方式保持不變，控制器側的Flit結構也沿用現有設計，不會有根本性的架構變化。"
CXL方面，5.0版本的修訂工作正在進行，但CXL聯盟暫未公布目標發布時間。
此外，業界正積極推動PCIe連接距離的延伸，並為此制定了新的線纜標準。其中最具代表性的是兩年前發布的CopprLink標準，支持以PCIe 5.0和6.0的速率實現最長兩米的連接。目前，將PCIe 7.0納入其中的工作正在推進，但PCIe SIG暫未給出預計發布日期。
除銅纜方案外，業界還在積極探索承載PCIe流量的光互連方案，同樣尚無明確的發布時間表。
"PCIe重定時器和交換機的大規模部署，加之CopprLink和PCIe光傳輸等新興線纜技術的湧現，將有效延伸PCIe網路的覆蓋範圍，進一步支撐橫向擴展和縱向擴展部署，"Ternullo總結道。
前景無限
綜合以上各項指標，AI的發展非但沒有削弱PCIe的地位，反而可能進一步強化它。大量設備將繼續沿用舊版本，因為更高的速率主要服務於數據中心場景；而對高頻寬的需求依然旺盛。
CXL雖然起步緩慢，但正在加速發展。現在宣告全面勝利為時尚早，但積極信號正在不斷增強。
所有這些都印證了一個事實：新興標準是在現有基礎上的疊加與延伸，而非取而代之。面對日益多樣的互連選項，網路架構的複雜度確實在上升，但各類應用場景的需求已相當清晰。哪些系統需要UALink，無需多言；而無論你是否在數據中心部署AI擴展，PCIe幾乎都是繞不開的選擇。
Q&A
Q1：PCIe在AI時代還有存在的必要嗎？它的定位是什麼？
A：PCIe在AI時代不僅沒有被淘汰，反而得到了強化。雖然GPU之間的縱向擴展通信由NVLink、UALink等協議承擔，但CPU與GPU之間、CPU與網卡之間的通信依然依賴PCIe。隨著智能體AI興起，CPU的需求大幅增加，CPU與GPU之間的比例從8:1變為1:1，這意味著PCIe的應用場景反而在擴大。
Q2：CXL為什麼普及速度這麼慢？現在情況有沒有改善？
A：CXL普及緩慢主要有兩個原因：一是其依託的PCIe 5.0系統遲遲未能上市，導致CXL落地延遲；二是CXL規範疊代過快，3.0系統剛準備好，4.0規範就已發布，讓採用者無所適從。此外，CXL用於緩存擴展時延遲較高，限制了部分應用場景。不過近期CXL交換機陸續入市，內存擴展場景逐步獲得認可，整體發展勢頭正在回暖。
Q3：PCIe 8.0有哪些新特性？預計什麼時候發布？
A：PCIe 8.0預計於2029年發布，將在PCIe 7.0基礎上實現頻寬翻倍，每通道速率達到256 Gb/s，最大支持16條通道，整體吞吐量大幅提升。在架構層面，PCIe 8.0將沿用現有信令方式和Flit結構，不會有根本性的變化，保持良好的向下兼容性。
