D-Wave是量子計算領域的一個特殊存在，公司成立於上個世紀，其最初的產品並非IBM或谷歌所開發的那類通用量子電腦，而是一種如今被稱為"量子退火機
"的設備——它並非通用計算平台，但可以解決大量優化問題。儘管其硬體與門控量子電腦所用的量子比特存在一定相似之處，但工作原理卻截然不同。
幾年前，D-Wave開始涉足門控量子硬體領域，選擇了一種名為"fluxonium"的非主流量子比特技術。今年，該公司還收購了一家從耶魯大學孵化而來的初創公司Quantum Circuits，後者一直致力於研發一種名為"雙軌量子比特"的技術（與亞馬遜所採用的技術相同）。這種技術的優勢在於，大多數錯誤都非常容易被檢測到，從而大大簡化了糾錯過程。
本周三，D-Wave在《自然》期刊上發表了一篇論文，描述了驗證雙軌技術的關鍵一步：研究人員證明了兩個量子比特可以實現量子糾纏，同時保留了該技術的核心優勢——大多數錯誤仍屬於易於檢測的單一類型。
雙軌量子比特的基本結構
雙軌量子比特的基本結構依賴於兩個相互耦合的諧振腔，可分別稱為"左"腔和"右"腔。將單個光子置入系統並進行測量時，光子總會出現在左腔或右腔之中。但這個光子也可以同時處於左右兩腔的疊加態——這正是構成量子比特所需的全部特性。
雙軌結構的優勢在於，最常見的錯誤僅僅是光子從硬體中逃逸。這種情況有時被稱為"擦除量子比特"，因為光子的丟失相當於抹去了其所攜帶的資訊。第二常見的錯誤是量子比特相位翻轉，而比特翻轉的發生概率則遠排其後。更重要的是，光子丟失可以通過適當的硬體輕鬆檢測，無需為運行糾錯碼而額外占用量子比特資源。
當然，處理其他類型錯誤仍需糾錯碼。但由於相位翻轉遠比比特翻轉更為常見，理論上可以採用更簡單、更緊湊的糾錯碼——甚至可以根據剩餘兩類錯誤的相對頻率進行專項優化。這意味著每個邏輯糾錯量子比特所需消耗的物理量子比特數量更少。D-Wave正是押注於此，認為這將使其無需構建大規模硬體便能實現有實用價值的量子計算。
然而，雙軌量子比特尚未像其他主流方案那樣得到廣泛研究，這也是該公司此次發表論文的原因所在。此前，三類錯誤的相對頻率主要是在單個靜止量子比特上進行研究的，這些比特僅被要求維持初始狀態。而真正執行計算需要對量子比特進行大量操作，這些操作有可能打破原有的錯誤層級結構。
D-Wave的Trevor Lanting表示："當你開始進行雙量子比特或糾纏門操作時，錯誤層級往往會發生扭曲——除擦除錯誤之外的其他類型錯誤可能開始湧現。此次在《自然》上發表的雙量子比特門研究讓我們非常振奮，因為它保留了錯誤層級結構。"
（值得一提的是，亞馬遜無需進行類似驗證，因為其系統採用了基於transmon的中間量子比特來介導雙軌量子比特之間的連接，從而無需直接對雙軌量子比特進行糾纏。）
三大核心目標與實驗結果
D-Wave在這篇論文中設定了三個核心目標：實現兩個雙軌量子比特的糾纏、證明操作速度滿足實際量子計算的需求，以及證明操作過程中的錯誤比例與量子比特作為儲存器使用時大致相同。
研究團隊搭建了一對雙軌量子比特，每個量子比特由兩個耦合諧振腔組成，兩者之間設有一個可開關的可調耦合器。根據耦合器的狀態，兩個量子比特可以獨立工作，也可以發生相互作用。實際操作中，通過調節耦合器，使一個量子比特（稱為控制量子比特）部分進入耦合器，從而與第二個量子比特產生相互作用。
糾纏門的操作方式出乎意料地簡單：激活連接，等待，然後關閉。"等待"時間極短，約為200納秒，整個糾纏過程僅需500納秒。Lanting表示："我們能在幾百納秒內完成這些操作，速度非常快。雙軌器件不僅具有高保真度，同時還能實現快速糾纏操作。"
關鍵的是，實驗保持了相同的錯誤類型層級。每次糾纏操作中，光子丟失率約為0.5%，且其發生頻率是其他任何類型錯誤的五倍。論文中指出："比特翻轉幾乎不存在，發生概率低至10??量級。"大多數丟失發生在源量子比特上，因為它也被允許部分進入耦合器。
Lanting表示："快速、高保真糾纏操作的實現，填補了雙軌腔量子比特在門操作與控制方面的最後一塊空缺。"
尚待解決的挑戰
當然，D-Wave的工作遠未完成。研究發現，隨著操作次數增加，器件的錯誤率也隨之上升。論文承認："隨著門操作數量增加，最終態的保真度和純度均出現了意外的近似二次方下降。我們推測原因在於校準參數的漂移，或耦合transmon頻率在實驗採樣平均時間尺度上的波動。"
因此，在該系統能夠支持更複雜的計算操作之前，還有大量工作需要完成。
此外，糾錯還要求硬體支持在計算過程中進行測量，目前多種其他技術已實現這一點，但光子丟失檢測的中途測量仍在研發之中。Lanting表示："我們正在研究中途擦除檢測技術，目前尚未完善，但已經有了思路、計劃和路線圖，目標是不僅在電路運行結束後進行檢測，更要在運行過程中實時檢測。"
另一個亟需深入研究的領域，是針對錯誤類別之間存在巨大差異時的糾錯理論。解讀邏輯量子比特錯誤症狀（syndrome）所需的經典計算量十分龐大，但Lanting認為雙軌量子比特能夠提供更豐富的數據流資訊，從而降低這一計算負擔。
D-Wave計劃在2028年前將雙軌量子比特的規模擴展至181個，屆時將有足夠時間測試多種形式的表面碼糾錯方案。若屆時硬體表現符合預期，下一個挑戰將是製造並連接足夠多的硬體，以承載一百個乃至更多邏輯量子比特。
本文引用文獻：Nature, 2026. DOI: 10.1038/s41586-026-10822-y
Q&A
Q1：雙軌量子比特技術有什麼優勢？
A：雙軌量子比特的核心優勢在於其錯誤層級結構非常有利於糾錯。最常見的錯誤是光子丟失（即擦除錯誤），可通過硬體直接檢測，無需額外的糾錯量子比特。其次是相位翻轉，而比特翻轉發生概率極低（約10??量級）。這意味著可以使用更簡單緊湊的糾錯碼，每個邏輯量子比特所需的物理量子比特數量更少，有望以更小規模的硬體實現實用量子計算。
Q2：D-Wave這次在《自然》發表的研究具體證明了什麼？
A：D-Wave的研究證明了兩個雙軌量子比特可以成功實現量子糾纏，同時保留了該技術的錯誤層級優勢。糾纏操作速度極快，整個過程僅需500納秒，其中等待時間約200納秒。實驗顯示光子丟失率約0.5%，是其他錯誤類型的五倍，與單量子比特靜態儲存時的錯誤層級基本一致，證明糾纏操作不會破壞雙軌量子比特的核心優勢。
Q3：D-Wave的雙軌量子比特技術目前還存在哪些問題需要解決？
A：目前主要面臨三大挑戰：一是隨著操作次數增加，錯誤率出現近似二次方的意外上升，推測與校準參數漂移或耦合器頻率波動有關；二是尚未實現計算過程中的光子丟失實時檢測，目前只能在電路運行結束後檢測；三是針對錯誤類型差異懸殊情況下的糾錯理論尚需深入研究。D-Wave計劃2028年前將規模擴展至181個量子比特，屆時將測試多種表面碼糾錯方案。
