什麼是混合鍵合？CIS成混合鍵合商用化的第一個領域，Sony擁關鍵技術台積電、英特爾技術內涵與差距HBM將是混合鍵合下個裡程碑混合鍵合技術仍有多項挑戰待克服
從台積電最新北美技術論壇特別強調的技術，近一半篇幅與先進封裝有關，加上無論台積電、英特爾、三星甚至韓國政府，都計劃傾國家之力發展先進封裝，能看出半導體發展、晶片性能提升，先進封裝技術無疑扮演關鍵角色。
隨著摩爾定律的放緩與面臨微縮物理極限，半導體巨頭越來越依賴先進封裝技術推動性能的提升。隨著封裝技術從2D往2.5D、3D推進，晶片堆棧的連接技術也成為各家公司差異化與競爭力的展現。而「混合鍵合」（Hybrid Bonding）就視為晶片連接的革命性技術。
從設備商Besi整理的封裝形態演進可看出混合鍵合將是封裝技術發展的重點。（Source：Besi）
混合鍵合又稱為直接鍵合互聯 (Direct Bond Interconnect，DBI)，如果將晶片視為小積木，混合鍵合就像神奇膠水，讓兩顆小積木直接黏在一起。當然，真正原理並非膠水，而是通過兩個晶片覆蓋介電材料如二氧化矽 (SiO2)，介電材料嵌入與晶片相連的銅接點，接著將兩晶片接點面對合，再通過熱處理讓兩晶片銅接點受熱膨脹對接。
相較仍是封裝主流技術的凸塊（Bump）接合，混合鍵合最大優勢是縮小接點間距，以凸塊接合來說，最小接點間距約20µm，但混合鍵合能縮小至1µm甚至更低。
另一方面，晶片更小接點間距意味相同尺寸，混合鍵合能做出更多I/O接點，甚至能在1cm2晶片做出百萬個I/O接點，相較傳統復晶銲錫接合，接點數能提升千倍以上。
晶片連接間距隨著鍵合技術發展而大幅縮小，10µm以下間距就是Hybrid Bonding的主戰場。（Source：Besi）
此外，混合鍵合只會讓晶片多1-2µm厚度，微凸塊高度則落在10-30µm，故採用混合鍵合有助降低晶片堆棧厚度，同時省去微凸塊間的填充材料。
另外，通過混合鍵合製作銅接點傳遞信號，不僅更穩定，能耗也只有微凸塊三分之一甚至更低，有助節能散熱。混合鍵合還能減少晶片機械應力，提升產品可靠性，同時支持更高的數據傳輸速度，以及完成更低能耗表現。
儘管，讓先進封裝真正聲名大噪並備受關注與追逐的產品是AI晶片，然而，第一個採用混合鍵合的商用化產品其實是搭載智慧型手機的形象傳感器（CIS），采混合鍵合量產最多晶片的公司並非目前代工龍頭台積電，而是專精形象傳感器的Sony。
Sony 2016年為三星旗艦手機Galaxy S7 Edge生產的IMX260 CIS，就采混合鍵合，將像素層堆棧於ISP（形象信號處理器）上，完成接點間距僅9µm左右的里程碑。
除了CIS領域，高端CPU產品是另一個采混合鍵合的大宗領域，這無疑是台積電的主場。
第一個採用這項先進封裝連接技術的CPU是AMD於COMPUTEX 2021發布的3D V-Cache，就是台積電SoIC解決方案Cu/Oxide Hybrid Bonding高密度封裝，將緩存內存（SRAM）堆棧於運算單元CCX （CPU Complex）上，讓CPU獲更多L3緩存內存容量。
AMD公開數據，相較微凸塊（Microbumps），3D V-Cache混合鍵合加上TSV，讓晶片接點密度提升15倍，互聯能效超過三倍。
AMD 3D V-Cache 3D堆棧技術運用Hybrid Bonding和TSV，打造高性能遊戲處理器。（Source：AMD）
AMD案例也顯示台積電憑SoIC解決方案混合鍵合關鍵，為晶片I/O提供鍵合間距的可擴展性，進而實現高密度晶片連接。
當晶片連接間距低於10µm，混合鍵合就能發揮優勢，也能將同質和異質小晶片集成到單個類似SoC的晶片，完成晶片更小與更輕薄的目標，集成至先進CoWoS和InFO解決方案。
同樣早早布局先進封裝的英特爾也在2020年的Architecture Day發布先進封裝采混合鍵合，計劃用於3D封裝Foveros Direct，當時宣布同年試產混合鍵合晶片。
英特爾2020年公布Hybrid Bonding進度，晶片間距可縮小至10µm。（Source：英特爾）
英特爾有望今年邏輯晶片與互聯器先採用混合鍵合。英特爾白皮書說Foveros Direct采晶粒對晶片混合鍵合，間距預估9µm，第二代產品縮小至3µm。
當然，除了已用混合鍵合推出商用產品的CIS和CPU，還有一個領域也積極開發混合鍵合新時代產品，就是需多層堆棧的HBM產品。
同樣因AI晶片備受業界關注的HBM，正是通過堆棧DRAM層數提高數據處理速度，通過TSV加上填充物連接數層DRAM層。同樣以堆積木概念想HBM，相較傳統須通過鋼骨（TSV）穩固多層積木，混合鍵合就像膠水，能將每塊晶片以間距最小方式連在一起。
據目前在HBM市場占有率最高的SK海力士公布的消息，HBM晶片標準厚度為720微米（µm），SK海力士預估2026年量產第六代HBM（HBM4）需要垂直堆棧16個DRAM，對目前封裝技術是大挑戰。而SK海力士在2023年即已打算將混合鍵合技術應用至HBM4產品。
SK海力士的先進封裝發展中，同樣包含混合鍵合，它的16層DRAM HBM4產品也可能採用此技術。（Source：SK海力士）
而目前在HBM市場落後於SK海力士的三星，也在先前提出考慮在其HBM4的產品中，採用混合鍵合技術。爾後有業界消息傳出，三星已完成採用16層混合鍵合HBM內存技術驗證，採用混合鍵合技術的16層堆棧HBM3內存樣品運行正常，意味著其HBM4內存量產將可能採用混合鍵合技術。
另一方面，三星在晶片代工領域的競爭對手台積電與英特爾都早已有混合鍵合技術商品化實例的同時，三星先進封裝解決方案中的混合鍵合技術消息卻相對有限。根據三星在SAFE論壇中公布的消息，其3D堆棧封裝技術X-Cube也將採用混合鍵合技術，晶片連接間距能達到4µm，預計推出時間是2026年。
儘管混合鍵合備受業界期待，被視為是發展3D封裝下革命性技術，它也仍面臨多項技術發展的挑戰。像是成品裸晶的良率問題，以及鍵合界面需要超高平整度對封裝製程的大考驗。另一方面，混合鍵合的製程需要ISO3以上的潔淨等級，對傳統封測廠廠來說將大幅增加成本，以及考驗其廠務和環境管控能力。
不過，晶片性能提升從過去僅掌握在製程演進手中，轉變為先進封裝扮演關鍵角色，已是產業共識。越來越多供應商投入混合鍵合技術的開發，無疑將大舉加速這項技術的發展，並進一步驅動晶片性能的快速推進。
（首圖來源：英特爾）
