核心要點：
現場測試是確保數據中心和汽車硬體長期可靠運行的最佳手段。
雙裸片監控、測試與修復策略需要改進測試方案，並引入新的物理感知凸點修復技術。
微凸點尺寸過小，無法直接探測，因此需藉助犧牲焊盤進行探針接觸。
AI 浪潮的快速推進，已大幅超越了 IC 行業在探針測試、最終測試和系統級測試環節對多晶片系統進行全面失效機制檢測的能力。
隨著 2.5D 系統的廣泛普及以及全 3D-IC 研發的持續推進，現場測試變得愈發重要，工程師需要具備監控、檢測和修復現場故障的能力。這在任務關鍵型場景中尤為迫切——一旦小晶片或互連發生故障，後果可能是災難性的。與此同時，有效的資源調度也必不可少，以便在控制測試成本的同時，確保具備完整的監控、測試與修復能力。
現場測試的核心思路，是在災難發生之前，從電氣層面提前檢測小晶片內部即將出現的故障——更多情況下，是檢測數以千計的凸點、矽穿孔（TSV）、再分布層（RDL）走線和過孔，以及混合鍵合互連中的潛在問題。在現場進行主動維護，意味著系統必須具備冗餘能力，能夠在需要時將故障通道切換至正常通道，或將運算任務從即將失效的處理核心上遷移出去。
西門子 EDA Tessent Silicon Lifecycle Solutions 部門的 DFT 產品總監 Peter Orlando 表示："僅僅保證初始質量已經遠遠不夠，器件還必須在整個使用壽命周期內持續保持其完整性。因此，現場測試至關重要，能夠及時檢測新出現的缺陷，無論其成因是矽老化、環境條件變化還是意外應力，在超大規模數據中心和汽車系統等正常運行時間與安全性至關重要的任務關鍵型應用中，這一點尤為突出。"
對這些複雜器件的行為保持全面可見性，有助於在問題演變為實際故障之前，提前定位薄弱環節並制定修複方案。Synopsys 傑出架構師 Adam Cron 表示："部分晶片能夠根據矽全生命周期管理、DFT 及其他現場測試方法的反饋，在現場完成自我修復。UCIe、AIB（高級接口總線）和 HBM4 等接口與總線的眾多最新標準，均提供了備用通道或引腳。一旦矽全生命周期管理數據顯示出當前或即將發生的故障，系統可自動執行切換以繞過問題。部分晶片還通過複製核心來實現雙模冗餘，或採用三寄存器配置實現三模冗餘，當某個觸發器發生故障時，將被另外兩個'多數投票'機制所覆蓋。"
然而，前提是現場測試必須能夠提前檢測到即將到來的故障，而這正是片上監控技術大放異彩之處。片上監控器與分析系統可以預測潛在故障。proteanTecs 工程副總裁 Eidan Mendelsohn 表示："時間-失效建模已被應用於數據中心環境，用於將退化趨勢與使用情況進行關聯，從而實現預測性維護並改善可靠性規劃。預測性分析已在整個生命周期中交付出切實的成果。"
除片上監控器之外，可測性設計（DFT）技術正進一步迎接在先進封裝中監控多小晶片健康狀態的挑戰——這一功能藉助可用的 AXI 總線，通過 DFT 方法加以實現。
現場測試能夠捕獲製造測試所遺漏的問題。西門子 EDA Tessent 部門工程副總裁 Nilanjan Mukherjee 表示："現場測試在數據中心中正變得越來越普遍。我們發現了靜默數據錯誤和靜默數據損壞的問題，這是由於這些 IC 在長時間內被大量使用——例如用於 AI 訓練。許多潛在缺陷正在逃出製造測試的檢測範圍，原因在於我們沒有對電晶體施加足夠的應力，導致它們在現場發生失效。這些失效表現為小的延遲型缺陷。其次，間歇性缺陷會因 IC 在現場所承受的條件而出現，例如電源、電壓、溫度等，這些條件在製造測試中極難復現。"
在現場測試中使用嵌入式確定性測試（EDT）圖案，能夠實現高效、精準的現場測試，從而檢測器件運行過程中可能產生的潛在缺陷。西門子 EDA 的 Orlando 表示："這些缺陷可能涉及矽老化、電壓波動、熱應力或工作負載引起的退化等問題。"
同樣重要的是，現場測試不僅需要在系統運行期間持續進行，還應覆蓋上電和斷電的過渡時刻——這些時刻同樣可能發生故障。Orlando 指出："這些時刻往往容易被忽視，但卻可能暴露出在標準運行狀態下無法檢測到的漏洞。"
面向大數據環境的高速接口
晶圓廠面臨著持續的壓力，需要在交付最高良率多晶片系統的同時，確保其在數據中心、機器人、自動駕駛汽車等眾多場景的現場使用中保持高可靠性。儘管系統級測試和現場測試已存在相當長一段時間，但直到近年來，企業才具備以所需方式傳輸數據的技術能力，從而開始對晶片從首批矽片到報廢全生命周期進行追蹤管理。
近年來，一項關鍵技術進展是高速接口的引入，它使得通過 PCIe（外圍組件互連高速）或 USB 等高速 I/O 接口進行現場測試成為可能。PCIe 最初於 2005 年作為電腦通用擴展總線推出，如今已成為數據中心中顯卡、固態硬碟、AI 加速器以及 CPU 與 GPU 連接的通用高速互連標準，取代了速度較慢的通用 I/O。
PCIe 此後被重新用於測試目的。Synopsys 產品營銷總監 Ash Patel 解釋道："測試挑戰的根源在於矽容量與可用引腳數量之間的差距持續拉大。隨著製程節點不斷縮小，晶片容量已大幅提升，但片外 I/O 連接的物理參數卻未能跟上步伐。傳統上使用低速通用 I/O 引腳進行測試訪問的方式已不再適用，通過增加大量 GPIO 引腳來提升頻寬、測試大型 SoC 器件中的海量功能，在實踐中根本不可行。"
這正是 USB 和 PCIe 大顯身手的地方。Patel 表示："最新一代 USB 和 PCIe 能夠快速傳輸海量數據，大幅縮短晶片製造過程中在自動測試設備（ATE）上所花費的時間。功能引腳的復用，為在現場部署階段運行晶片測試開闢了可能性，作為有效矽全生命周期管理（SLM）策略的一部分，可用於檢測退化和老化。"
將 PCIe 接口重新用於 IC 測試，意味著它如今已成為連接測試硬體、儀器與被測器件（DUT）的高速通信骨幹。這使工程師能夠快速注入測試圖案和診斷數據，從而有效壓縮測試時間。
台積電高級總監 Sandeep Goel 在近期一場網路研討會中表示："如果將 GPIO 的頻寬與 SerDes（如 DFT、PCIe、USB 或 UCIe）相比，GPIO 的流式掃描矩陣最高可達 100、200 甚至 400 MHz，而使用 SerDes 後頻寬提升顯著，可將測試時間縮短 10 至 20 倍。"
然而，在高速接口投入使用之前，必須先對其進行驗證和測試。首先，在設計驗證階段，通過仿真確保邏輯功能在製造前正確無誤。在 ATE 及其他測試階段，PCIe 需經過掃描測試、ATPG 圖案和內置自測（BiST）的檢驗。儘管這些測試能夠確認接口已被正確製造，但只有在配備足夠電源和散熱平台的條件下進行高速測試，才能判斷 PHY 是否能夠達到該代 PCIe 規範所要求的通信速率。
由於功耗和散熱問題在測試過程中日趨突出，功耗感知 ATPG 正受到越來越多的關注。西門子 EDA 3DIC DFT 與良率技術使能經理 Quoc Phan 表示："功耗感知 ATPG 是一種旨在最小化掃描移位和掃描捕獲操作期間功耗的方法。它通過硬體插入與圖案生成技術相結合來實現這一目標，在掃描移位操作期間主動減少翻轉活動，並儘可能使更多掃描單元保持其前一狀態或固定狀態。這種對翻轉活動的有效控制，可顯著降低動態功耗和峰值功耗。"
對於 AI 加速器而言，PCIe 測試尤為關鍵，因為該接口將加速器連接至主機 CPU 和系統內存。任何缺陷都可能導致 AI 加速器無法被主機 PCIe 控制器識別。
一旦 PCIe 測試完成並確認可正常工作，測試挑戰便轉變為如何利用該接口訪問無法直接觸達的"隱藏"裸片。
深入了解現場測試
Synopsys 與台積電近期的一項聯合項目，展示了一套多裸片測試策略，涵蓋監控、測試與修復機制。他們在 3NP 製程下，在矽中介層上構建了一個雙裸片小晶片系統，通過 UCIe 總線互連，並驗證了監控、測試與修復能力。台積電的 Goel 表示："對於多小晶片系統，如何以極高速度將測試數據傳入和傳出堆疊成為一大難題，而這正是我們在此次聯合工作中著力解決的問題之一。"
裸片數量越多，訪問堆疊中間某個裸片的難度就越大。Synopsys 首席架構師暨院士 Yervant Zorian 表示："可訪問性變得至關重要，同時還要充分驗證隱藏裸片的各項測試、修復和監控能力。我們必須找到在製造環節和現場使用中都能觸達它的方法，因為這既關係到製造結果、製造質量和製造良率，也直接影響現場可靠性、現場 RAS 能力以及系統整體性能。"
圖 1：該項目通過 UCIe 裸片間通信、信號完整性監控器和 UCIe 控制器，同時藉助 IEEE 1838 標準，展示了監控、測試與修復能力（示意圖為簡化框圖）。資料來源：Synopsys
Zorian 描述了團隊在實踐中遇到的一項挑戰——UCIe 標準目前尚未對此作出規定。"UCIe 裸片間解決方案，包括最初從 16 Gbps 起步、後來擴展至 32 Gbps、如今正向 64 Gbps 邁進的 PHY，正在快速演進。其中一個挑戰是任務模式下的健康監控，這並不屬於主要標準的範疇，因此必須作為附加能力另行實現。"
為了監控信號健康狀況，信號完整性監控器（SIM）與 UCIe 輸入端並行運行，對信號進行採樣並提供信號健康狀態的眼圖開口數據。這些 SIM 部署在 UCIe 兩端 PHY 的接收側。Zorian 表示："SIM 數據將告訴我們眼圖開口是否足夠大，以及如果信號隨時間發生退化，將以百分比形式反映退化程度，該數據隨即傳遞至控制引擎。這在汽車和 AI/HPC 等任務關鍵型應用中尤為重要。"
圖 2：UCIe 主信道用於功能數據傳輸，健康監控則在較低速的邊帶上執行。多個信號完整性監控器（黑色方框）以採樣方式測量信號退化情況，並將結果上報至控制引擎。資料來源：Synopsys
最新標準規定每 32 位配備 2 個冗餘位，以便在檢測到故障時實現數據通道的切換。然而，Zorian 指出，修復不僅會在現場進行，也會在多晶片封裝組裝完成後隨即執行。"我們必須在製造測試階段就開始推進這一工作。當我們發現製造過程中存在缺陷時，就要確保封裝在交付給用戶之前，已針對裸片間已知缺陷完成修復。為此，我們使用熔絲盒、一次性可編程儲存器（OTP）或某種非易失性儲存器，對缺陷通道進行永久性記錄。"
西門子 EDA 的 Mukherjee 介紹了當現場測試發現晶片中存在缺陷組件時，修復工作是如何開展的。"當現場測試識別出晶片的某個故障部分，可以採取多種措施。假設你正在現場運行這項測試，並發現某個內存 BiST 控制器已發生故障。現場測試可以讓你判斷內存是否可修復——前提是存在一定的修復資源。如果內存可以修復，現場測試還允許你在晶片上執行增量式修復，可以是軟修復，也可以是硬修復——後者需要確保 OTP 能夠通過提升電壓等方式完成編程。"
在現場測試期間，測試圖案的注入是常見操作。Mukherjee 表示："DFT 的應用範圍正在從製造缺陷識別向持續可靠性測試和現場測試延伸。持續可靠性測試和現場測試涉及在晶片上部署傳感器和矽全生命周期管理（SLM）系統，以在不產生過高開銷的前提下及早發出預警。現場測試控制器允許將製造測試圖案應用於功能環境中，從而能夠檢測可能隨時間緩慢演變的故障。"
Synopsys 展示了 ATPG 圖案加載所遵循的路徑。Zorian 表示："當隱藏裸片上的某個邏輯塊需要 ATPG 圖案時，數據將沿以下路徑傳輸：從 PCIe 出發，經過裸片 1，進入其 UCIe 控制器，穿越連接兩個裸片的 UCIe 橋接，進入另一裸片的 UCIe 控制器，再傳入解碼圖案的 IP，最終抵達目標邏輯塊。"
Synopsys 與台積電在 65nm 中介層上的雙裸片小晶片流程中，展示了任務模式下的健康監控，以及向第二個裸片加載 ATPG 圖案的完整過程。同時，他們還利用時鐘和延遲監控 IP 對內存訪問時間和性能進行了測量，並通過 IEEE 1838 並行埠（IJTAG）完成了內存 BiST 測試與修復。Zorian 指出，IEEE 1838 標準允許晶片之間在無需 PHY 接口的情況下相互通信。
台積電的 Goel 進一步闡述了測試策略。"堆疊級測試是關鍵環節，需要通過堆疊來驗證所有功能——凡是能在裸片級別通過裸片本身驗證的功能，現在都要通過堆疊級來驗證，我們通過 C4 凸點施加測試激勵。如果要在製造測試階段進行修復，就必須生成專門針對 C4 凸點之間區域運行的橋接圖案。為此，我們構建了一種物理感知的裸片間測試方法——這一說法目前屬於內部術語，也是 IEEE 標準的組成部分——它利用凸點映射文件來判斷在特定位置設置橋接在物理上是否可行。這使橋接數量減少了 95% 至 99%，同時將用於橋接的測試圖案數量削減了一半。"
由於對微凸點（20μm 凸點，25μm 間距）進行直接測試的要求較高，最終決定不採用直接探測微凸點的方案，轉而在多個 50×50μm 的犧牲焊盤上進行探針測試。光學檢測和 65nm 中介層的連通性測試雙管齊下，確保不存在已知缺陷。
結合矽全生命周期分析的片上監控
片上監控器依託一套能夠跨測試階段關聯數據的分析平台來發揮作用。proteanTecs 的 Mendelsohn 表示："要實現有效的前饋與反饋，需要建立在跨多個後矽階段關聯數據之上的預測智能。我們通過部署基於多個後矽階段片上智能體深度數據訓練的機器學習模型來實現這一目標。這些模型能夠學習矽的預期行為，並對每顆裸片的偏差進行預測，無論其處於分布的哪個區間。這使得針對質量與功耗/性能管理的個性化方法成為可能。"
片上監控器（即智能體）在異常值檢測中同樣發揮著關鍵作用。proteanTecs 業務發展高級總監 Nir Sever 表示："在測試中實現'左移'勢在必行，尤其對於基於小晶片的設計而言。你需要在晶圓分選階段就進行智能測試和異常值檢測，以避免在組裝後才發現缺陷小晶片所帶來的高昂成本。此外，裸片間互連的測試只能在組裝完成後進行，屆時 ATE 已無法從外部訪問這些互連，這帶來了額外的挑戰。通過利用我們的片上智能體，我們在任務模式下對每條通道的信號時序進行監控，識別可能成為通道修復候選對象的邊緣通道，並在 ATE 測試和現場使用中加以處理。"
結語
面向汽車和數據中心的現場測試已被視為不可或缺的基礎能力，而部分技術細節仍在持續完善之中。通過片上監控器和 DFT 技術，各企業正在實施預測性測試與修複方法。考慮到當今先進封裝中互連數量龐大且仍在持續增長，這些方法的價值不可低估。
一個多裸片監控、測試與修復策略的實例揭示了現場測試的挑戰——即便只涉及兩個裸片，挑戰依然不容小覷。儘管如此，包括 PCIe、UCIe、USB 等高速接口、片上測試控制器、DFT 以及各類配套 IP 和方法在內的各項要素，已能夠對器件信號、內存性能和整體器件健康狀態進行全面監控，滿足任務關鍵型應用的需求。
Q&A
Q1：現場測試為什麼對數據中心和汽車系統如此重要？
A：現場測試能夠檢測製造測試無法發現的潛在缺陷，包括因矽老化、電壓波動、熱應力等引發的失效。在數據中心，AI 訓練等長時間高強度使用會導致靜默數據錯誤，這些問題在製造階段難以復現。對於汽車等安全攸關的場景，提前發現故障、實現主動修復，是保障系統正常運行時間和安全性的核心手段。
Q2：UCIe 接口在多裸片測試中如何實現信號健康監控？
A：在 Synopsys 與台積電的聯合項目中，信號完整性監控器（SIM）與 UCIe 輸入端並行運行，通過採樣方式提供眼圖開口數據，反映信號健康狀態。SIM 部署在 UCIe 兩端 PHY 的接收側，能夠量化信號退化程度並將數據上報至控制引擎。由於健康監控並非 UCIe 主標準的組成部分，需作為附加能力單獨實現，並藉助較低速的邊帶信道來完成。
Q3：多裸片系統中為何不對微凸點進行直接測試？
A：微凸點尺寸極小（典型規格為 20μm 凸點、25μm 間距），對其進行直接探針接觸在技術上面臨較大挑戰。因此，工程師轉而在多個 50×50μm 的犧牲焊盤上進行探針測試，同時結合光學檢測和連通性測試來確保中介層質量。此外，採用物理感知的裸片間測試方法，利用凸點映射文件判斷橋接位置的物理可行性，可將橋接數量減少 95% 至 99%，測試圖案數量也相應減半。
