在半導體製程技術的前沿，英特爾正穩步推進其「四年五個製程節點」計劃，加速實現在2025年推出尖端的製程節點Intel 18A。
今天，我們將介紹英特爾的兩項突破性技術：RibbonFET全環繞柵極電晶體和PowerVia背面供電技術。這兩項技術首次成功集成於Intel 20A製程節點，也將用於Intel 18A。
RibbonFET：柵極「環抱」電晶體
通過RibbonFET電晶體，英特爾實現了全環繞柵極(GAA)架構。在電晶體中，柵極扮演著關鍵的開關角色，控制著電流的流動。RibbonFET使得柵極能夠全面環繞帶狀的電晶體溝道，這一創新帶來了三大優勢：
•節約空間：電晶體溝道的垂直堆疊，相較於傳統的水平堆疊，大幅減少了空間占用，有助於電晶體的進一步微縮;
RibbonFET電晶體與FinFET電晶體(鰭式場效應電晶體)的對比示意圖
•性能提升：柵極的全面環繞增強了對電流的控制，無論在何種電壓下，都能提供更強的驅動電流，讓電晶體開關的速度更快，從而提升電晶體性能;
•靈活設計：電晶體溝道可以根據不同的應用需求進行寬度調整，為晶片設計帶來了更高的靈活性。
PowerVia：從「披薩」到「三明治」的轉變
PowerVia背面供電技術改變了晶片布線的邏輯。
傳統上，電腦晶片的製造過程類似於製作「披薩」，自下而上，先製造電晶體，再構建線路層，同時用於互連和供電。然而，隨著電晶體尺寸的不斷縮小，線路層變得越來越「擁擠」，複雜的布線成為了性能提升的瓶頸。
英特爾通過PowerVia實現了電源線與互連線的分離。首先製造電晶體，然後添加互連層，最後將晶圓翻轉並打磨，以便在電晶體的底層接上電源線。形象地說，這一過程讓晶片製造更像是製作「三明治」。
PowerVia革新了電晶體的布線方式
背面供電技術讓電晶體的供電路徑變得更加直接，有效改善了供電，減少了信號串擾，降低了功耗。測試顯示，PowerVia能夠將平台電壓降低優化30%。
同時，這種新的供電方式還讓晶片內部的空間得到了更高效的利用，使得晶片設計公司能夠在不犧牲資源的前提下提高電晶體密度，顯著提升性能。測試結果表明，採用PowerVia技術可以實現6%的頻率增益和超過90%的標準單元利用率。
Intel 20A和Intel 18A的技術演進
半導體技術的創新是一個不斷疊代的過程。在Intel 20A製程節點上，英特爾首次成功集成了RibbonFET和PowerVia這兩項突破性技術。基於Intel 20A的技術實踐，這兩項技術將被應用於採用Intel 18A製程節點的首批產品：AI PC客戶端處理器Panther Lake和伺服器處理器Clearwater Forest。目前，新產品的樣片已經出廠、上電並成功啟動作業系統，預計將在2025年實現量產。
Intel 18A晶圓
此外，這兩項技術也將通過Intel 18A向英特爾代工(Intel Foundry)的客戶提供。Intel 18A的缺陷密度已達到D0級別，小於0.40，顯示出其在晶圓廠中的生產狀況良好，良率表現優秀。今年7月，英特爾還發布了Intel 18A製程設計套件(PDK)的1.0版本，得到了生態系統的積極響應。
