AMD正式宣布，代號為Venice（威尼斯）的第六代AMD EPYC（霄龍）處理器成為業界首款完成流片（tape out），並採用台積電先進2nm（N2）製程技術的高效能運算（HPC）產品。
據悉，AMD董事長兼CEO蘇姿豐近日造訪台灣，於14日拜訪最大合作夥伴台積電。現場，蘇姿豐與台積電董事長兼總裁魏哲家一起手持Venice CCD，共同宣布了里程碑的一刻。
AMD表示，Venice預計將在2026年如期上市，有望早於傳統使用台積電最新節點用戶的蘋果。
據悉，第六代EPYC Venice預計將基於Zen 6 架構，採用台積電最新的N2（2nm 級）製造工藝打造。
有關Venice處理器的規格和CCD的細節，目前一概欠奉。但既然該晶片已經流片並啟動，這意味著CCD已成功啟動並通過基本功能測試和驗證。
蘇姿豐表示：「多年來，台積電一直是AMD重要的合作夥伴，我們與台積電的研發和製造團隊進行了深入合作，使AMD能夠始終如一地提供領先的產品，突破高性能計算的極限。 作為台積電N2製程以及台積電亞利桑那州晶圓21廠的首位HPC客戶，充分展現了我們如何緊密合作，共同推動創新並提供先進技術，為未來運算注入動能。」
台積電的N2製程是首個依賴全環繞柵極 （GAA） 納米片電晶體的工藝技術。恆定電壓下可將功耗降低 24%、35%，性能提高15%，同時與上一代 N3（3nm級）相比，電晶體密度提高1.15倍。
AMD宣布上消息之前，Intel基於其18A工藝打造的下一代至強Clearwater Forest處理器（將與台積電的N2競爭）已推遲到明年上半年發布。
另外，AMD宣布，第五代AMD EPYC CPU（現款）已在亞利桑那州鳳凰城附近的Fab 21工廠成功啟用和驗，未來可以在美國生產。
