台積電（TSMC）在2nm製程節點將首度使用Gate-all-around FETs（GAAFET）電晶體，另外N2工藝還能搭配NanoFlex技術，為晶片設計人員提供了靈活的標準元件。與現有的N3E工藝相比，預計N2工藝相同功率下性能會有10%到15%的提升，或者相同頻率下功耗會下降25%到30%，同時電晶體密度將提升15%。
據相關媒體報道，台積電每片300mm的2nm晶圓的價格可能超過3萬美元，高於之前預期的2.5萬美元。相比之下，目前3nm晶圓的價格大概在1.85萬至2萬美元，而4/5nm晶圓的價格在1.5到1.6萬美元之間，無論如何，可以預見2nm晶圓的價格會有大幅度的提升。值得注意的是，台積電的訂單報價包含多種因素，和具體的客戶以及訂單量有關，部分客戶可能會有些優惠，3萬美元是一個較為粗略的數字。
為了應對市場對2nm工藝技術的強勁需求，台積電持續對該製程節點進行投資，2nm晶圓廠將分布在台灣的北部（新竹寶山）、中部（台中中科）和南部（高雄楠梓）。新工藝將增加EUV光刻步驟，甚至有可能使用雙重曝光，毫無疑問成本將高於3nm製程節點。
台積電計劃N2工藝於2025年下半年進入批量生產階段，客戶最快在2026年前就能收到首批採用N2工藝製造的晶片，首個客戶預計是蘋果。
