宅中地 - 每日更新
宅中地 - 每日更新

贊助商廣告

X

AMD探索未來L2緩存加入3D堆疊:延遲優於傳統設計,能效會更高

2026年01月16日 首頁 » 熱門科技

在CES  2022大展上,AMD推出了採用3D垂直緩存(3D V-Cache)技術的Zen 3架構Ryzen 7  5800X3D處理器,為每個CCD帶來額外的64MB 7nm  SRAM緩存,使得處理器的L3緩存容量由32MB增加到96MB,進一步提升了性能表現。在隨後的幾年裡,AMD不斷擴大X3D產品線,出色的遊戲性能使其成為了DIY市場上炙手可熱的產品。

AMD探索未來L2緩存加入3D堆疊:延遲優於傳統設計,能效會更高

據Wccftech報道,AMD在一篇名為《平衡延遲堆疊緩存(Balanced Latency Stacked Cache)》的研究論文中,探索在未來晶片的L2緩存加入3D堆疊,延遲可能優於傳統設計。在美國商標和專利局(USPTO)公示中,對應的專利號為「US20260003794A1」。

在第一代3D V-Cache里,AMD將CCX翻轉(由面向頂部改為面向底部),然後削去了頂部95%的矽,再將3D垂直緩存晶片安裝在上面。到了第二代3D V-Cache,AMD對3D垂直緩存晶片進行了優化,同時CCX和3D垂直緩存晶片互換了位置。

AMD展示了一種多層堆疊結構,基礎晶片連接到計算模塊和緩存模塊,上方可以疊加多層緩存,示例中將四組512KB區域的緩存模塊組成2MB的L緩存,另外還有一個CCC(緩存控制電路)。L2緩存複合體可根據需要擴展,示例里還能進一步擴展至4MB。

堆疊方法採用了與3D V-Cache相同的原理,利用矽通孔(TSV)將L2/L3堆疊連接到基礎晶片和計算複合體,配置在堆疊緩存系統的中心垂直方向,緩存控制電路負責控制數據的輸入和輸出。

AMD使用了平面1 MB和2MB的L2緩存配置作為示例,指出前者的典型延遲為14個周期,後者的延遲為12個周期。新方法為訪問請求提供了更低的延遲,數據從數據緩存返回的速度也更快。由於周期更短,還能節省電力,產生的熱量也會更少。

AMD探索未來L2緩存加入3D堆疊:延遲優於傳統設計,能效會更高
AMD探索未來L2緩存加入3D堆疊:延遲優於傳統設計,能效會更高
AMD探索未來L2緩存加入3D堆疊:延遲優於傳統設計,能效會更高
宅中地 - Facebook 分享 宅中地 - Twitter 分享 宅中地 - Whatsapp 分享 宅中地 - Line 分享
相關內容
Copyright ©2026 | 服務條款 | DMCA | 聯絡我們
宅中地 - 每日更新