縮小晶片的電晶體尺寸，這對於晶片性能的持續發展至關重要。因此，半導體產業正在研究各種方法來縮小電晶體的尺寸。未來幾年，晶片製造商將採用ASML最新的High-NA EUV微影曝光設備，藉以進行3納米後期造節點的技術發展。但接下來呢？ ASML表示，目前正在發展Hyper-NA，並尋找尚未定義的新工具，這些工具將在2030年之際開始獲得採用，為未來的晶片生產技術提供動力。
ASML首席技術官Martin van den Brink在ASML 2023年年度報告中表示，NA值高於0.7的Hyper-NA微影曝光設備無疑的是一個發展晶片生產技術的機會，而且從2030年左右開始獲得應用。預計，Hyper-NA微影曝光設備可能與邏輯晶片最相關，並且將提供比High-NA微影光設備更實惠的解決方案。而對ASML來說，關鍵是Hyper-NA正在推動整體EUV發展平台，以改善成本和交貨時間。
ASML目前的EUV工具包括具有0.33 NA光學組件，可實現13.5 nm臨界尺寸的標準EUV微影曝光機。它足以通過單次曝光圖案，產生26 nm的最小金屬間距和25-30 nm尖端到尖端的近似互聯空間間距。這些尺寸足以滿足4/5納米節點製程的生產需求。儘管如此，業界仍然需要3納米的21-24nm間距，這就是為什麼台積電的N3B製程技術被設計為使用標準EUV雙圖案列以列印儘可能最小的間距，但是這種方法將會相當昂貴。
具有0.55 NA光學器件的下一代High-NA EUV微影曝光設備將達到8nm的臨界尺寸，這足以提供產生約16nm的最小金屬節距，對於小於3納米的節點技術就非常有用，並且根據Imec的設想預計，這即使對於1納米節點技術，也能提供解決方案。
然而，未來金屬間距將變得更小，甚至將小於1納米的情況下，晶片製造商將需要比High-NA EUV微影曝光設備更複雜的工具，這就是為何需要開發出具有更高數值孔徑投影光學組件的Hyper-NA EUV微影曝光設備的原因。ASML首席技術官Martin van den Brink指出，公司正在研究Hyper-NA技術的可行性。不過，尚未做出最終決定。
增加投影光學組件的數值孔徑是一個成本高昂的決定，其中涉及對微影曝光設備的設計需要進行重大改變。特別是這包括機器的物理尺寸、並需要開發許多新組件，還有成本增加的因素。ASML最近透露，標準數值孔徑EUV Twinscan NXE售價約為1.83億美元，而High-NA EUV的Twinscan EXE的售價約為3.8億美元或更高。
至於，接下來的Hyper-NA微影曝光設備的成本預計將會更高的情況下，ASML必須解決兩個問題，就是Hyper-NA微影曝光設備是否可以在技術上實現，以及對於領先的邏輯晶片製造商來說是否在成本上負擔得起。當前，全球只剩下三個領先的邏輯晶片製造商，包括英特爾、三星代工和台積電。日本的Rapidus尚未發展成為有能力的競爭對手。因此，雖然需要Hyper-NA EUV微影曝光設備，但它必須價格合理。
Martin van den Brink曾經指出，Hyper-NA微影曝光設備最終是否導入的決定，將取決於ASML能夠降低成本的程度。然而，在ASML與客戶討論了Hyper-NA EUV微影曝光設備的必要性和可行性之後，客戶使用Hyper-NA EUV微影曝光設備來大規模生產邏輯和內存晶片的技術條件已經存在，這預計將是下一個十年半導體產業的重要變化。
(首圖來源：ASML)
