聯發科表示，將在2025年世界通信大會（Mobile World Congress，MWC 2025）展示多項引領無線通信邁向下時代6G的重要技術，包括雲計算、邊緣、終端融合運算、實網連接的低軌NR-NTN技術、子頻全雙工技術、及聯發科最新發布的M90 5G-Advanced調製解調器。聯發科也將展示天璣品牌在手機及車用領域的最新進展，以及最新搭載聯發科產品的世界領先品牌設備。
聯發科總經理陳冠州表示，聯發科致力於推動業界領先的通信、AI應用、全球標準，這也為豐富大眾生活而創造更多機會。此次在MWC展出邁向6G時代的最先進技術、生成式AI協同運算、5G-Advanced解決方案等最新發展，正是我們掌握此機會的最佳體現。
聯發科指出，公司首先將展示其為即將到來的6G標準提案研發的一項重要技術，該技術混合運算創新技術（集成通信與運算），將設備雲與無線接取網路（RAN）結合為「邊緣雲」，可將環境運算（Ambient Computing）從設備端延伸到RAN，融合雲計算、邊緣、終端環境運算，在生成式AI、電信等級的隱私及個人資訊治理、動態計算資源調度等應用場景中達到低延遲效果。此技術分別與NVIDIA與Intel及HTC G REIGNS合作展示。
另外，隨著通信技術進展，帶寬益增、功率需求也愈增，能兼顧帶寬及能效需求的通信系統愈發重要。聯發科此次展出的波封輔助射頻前端系統（Envelope-Assisted RF Front-End System）能增加功率放大器的能源使用效率25%、減緩設備功耗和熱生成速率，此外，在同樣功率波封內增加超過100MHz可用帶寬且高功率之涵蓋率也更廣。
至於，子頻全雙工（SBFD）是一項未來可能應用在5G-Advanced和6G的實體層技術，其最大特色為能在未配對的分時雙工（Time Division Duplex，TDD）頻譜上，顯著提升上行涵蓋率並降低延遲，讓新型服務得以實行。於此，聯發科與是德科技合作展示子頻全雙工進行中降低自我干擾的重要技術突破，尤以克服小型設備發射與接收天線之間近距離信號干擾的難關為一大重點。
聯發科指出，在本次會展中，也將展出其下最新M90 5G-Advanced modem將祭出高達12Gbps的傳輸速度，符合3GPP Release 17以及Release 18標準規格。該方案同時支持FR1及FR2頻譜，以及擁有全新智能天線技術，並能藉此天線中的AI模型鑑別使用場景並提升傳輸速率。M90支持聯發科UltraSave技術，與前代相比平均功耗可降低18%。在MWC 2025期間，聯發科將以Ericsson網路設置為基礎、搭載M90的測試設備，展示FR1 3CC，FR2 8CC頻譜下，領先業界的10Gbps傳輸速率。
至於，在CPE與其周邊系統智能聯動的生成式AI基礎設施方面，此技術將生成式AI功能，從手機或智能家庭設備釋放置周邊連接設備，並在保護數據隱私及安全前提下，增進設備能力與促進更廣泛服務應用及商機。除此之外，聯發科也與夥伴合作，展出最新搭載聯發科的CPE設備與模塊。此方案為聯發科獨家技術，以3Tx天線讓上行速率大幅增加1.9倍，並適用於各種5G NR頻段組合。此外，通過低延遲、低損耗、可拓展吞吐量（L4S）技術，大幅降低網路延遲95%且讓封包丟失機率降至最低。相較於傳統設計，上述技術延伸發展大幅提升用戶體驗。
聯發科也強調，將其蟬聯業界領先的次世代通信技術5G-Advanced非地面網路（NTN）帶到MWC 2025，以Ku頻段NR-NTN技術賦能5G-Advanced設備寬帶通信。此展示為近期使用軌道上商業運作用OneWeb低軌衛星的Ku頻段NR-NTN實網連接（Field Trial）成果。該測試使用AIRBUS製造的Eutelsat OneWeb低軌衛星、聯發科NR-NTN測試晶片、工研院NR-NTN測試基站（gNB）、Sharp Ku頻段數組天線，並在羅德史瓦茲測試儀器支持下共同完成。
還有，聯發科Dimensity Auto智能座艙晶片組平台也將於MWC 2025展出，此次將強調通過虛擬機管理程序（Hypervisor）的調度，在數個虛擬機（Virtual Machines，VMs）上展示多個市場領先的多媒體、3D繪圖，以及AI處理等能力。此外，也將展示與策略夥伴共同開發以8K螢幕顯示的創新智能座艙（eCockpit），為現場與會者描繪下時代座艙體驗。
另外、聯發科將多款採用天璣9400旗艦5G晶片的智慧手機於MWC 2025展出，並特別分享其最新的生成式AI及Agentic AI應用及服務。此外，此次也將展示拍照及錄像的最新技術進展，例如AI指向收音技術、首席人工智慧官焦、即時對焦、影片播放AI景深引擎、以及支持最新PC級的天璣OMM追光引擎的移動遊戲體驗。
最後，聯發科在224G的成果充分展現其在數據中心高速互聯（Data Center Interconnect) 技術上持續居於領先地位。不僅提供優異性能、高可靠度、高能效，更是是針對AI、超大規模運算、數據中心、網通基礎建設對於高速界面嚴格的要求而設計。聯發科SerDes專業技術是其定製化晶片方案中不可或缺的能力，同時也加速推動著下時代AI落地及其他高速界面的應用。聯發科SerDes解決方案，採用先進制程提升性能及帶寬密度（Bandwidth Density），進而達到省電且具成本效益，為ASIC客戶提供強大後盾。
目前，聯發科224G SerDes方案已經過矽驗證（Silicon-Proven），且著手進行下時代的SerDes開發。目前與主要晶片廠合作，致力發展最先進制程、晶片對晶片連接、高速I/O、內存封裝以及超大型封裝設計的技術能力。這也致使聯發科能通過設計技術協同優化（Design-Technology Co-Optimization，DTCO）模式，優化其平台性能、功耗、面積（PPA），並滿足客戶於特殊領域的需求。
(首圖來源：聯發科提供)
