台積電董事長兼首席執行官魏哲家近日表示，客戶對2nm的詢問多過3nm。而為了應對市場對2nm工藝技術的強勁需求，台積電持續對該製程節點進行投資，加快了2nm產線的建設，並進一步擴大了產能規劃。
台積電最近對官網上的邏輯製程內容進行了更新，稱台積電2nm（N2）技術開發依照計劃進行並且有良好的進展。N2技術採用第一代納米片（Nanosheet）電晶體技術，在性能和功耗方面實現了全面的飛躍，預計於2025年開始量產。主要客戶已完成2nm IP設計，並開始進行驗證。此外，台積電還開發了RDL（低阻值重置導線層）、超高效能金屬層間（MiM）電容，以進一步提高性能。
台積電的N2技術將成為業界在密度和能源效率上最為先進的半導體技術，並採用領先的納米片電晶體結構，其效能及功耗效率皆達到一個新層次，以滿足高效能運算日益增加的需求。N2及其衍生技術將因他們持續強化的市場策略，進一步擴大在該領域的技術領先優勢。
台積電在2nm製程節點還將引入GAA電晶體架構，有望顯著降低功耗，提高性能和電晶體密度，帶來質的改變。台積電將在今年12月的IEDM會議上發表的一篇論文，提到了2nm製程節點將HD SRAM位單元尺寸縮小到約0.0175μm²。這對於非常依賴於SRAM密度的現代CPU、GPU和SoC設計，帶來更大容量的緩存來有效地提升處理大批量數據的能力。
