近日英特爾在ISSCC 2025上，公布了其在半導體製造領域的一些進展，介紹了備受期待的Intel 18A工藝技術，其中強調了SRAM密度的重大改進。近年來SRAM單元的擴展已經變得相當困難，遇到了SRAM單元縮減放緩的問題。台積電（TSMC）在3nm製程節點上就沒有什麼改進，與5nm製程節點基本沒區別，不過傳聞到2nm製程節點似乎也會有質的改變。
據HardwareLuxx報道，英特爾展示了自己的成果，稱SRAM位單元尺寸將從Intel 3工藝的0.03μm²縮小到Intel 18A工藝的0.023μm²，HDC也顯示出類似的改進，縮小到0.021µm²，取得了不錯的進步。相比之下，台積電N5、N3B和N2工藝的SRAM位單元大小分別為0.021µm²、0.0199μm²和0.0175μm²。
英特爾還在Intel 18A引入了PowerVia背部供電技術，這是其解決處理器邏輯區域電壓下降和干擾的首選方法。英特爾採用了「環繞陣列」方案，戰略性地將PowerVias應用於 I/O、控制和解碼器元件，同時優化了位單元設計，而無需正面供電。
Intel 18A的SRAM密度為31.8Mb/mm²，比起台積電N3E相當，比起N2的38Mb/mm²要遜色一些。英特爾希望結合PowerVia和GAA電晶體架構，可以向台積電發起挑戰，爭奪像英偉達、蘋果和高通這類高端客戶。
