日前UCIe聯盟宣布UCIe 2.0規範，增加支持可管理性標準化系統架構，解決SIP生命周期從排序到現場管理的多個小晶片可測試性、可管理性和調試（DFx）挑戰。
UCIe聯盟表示，UCIe 2.0規範導入可選可管理性特性和UCIe DFx架構（UDA），包括每個晶片測試、遙測和調試功能管理結構，完成與供應商無關晶片互操作性，為SIP管理和DFx操作提供靈活統一方案。
UCIe 2.0規範還支持3D封裝，與2D/2.5D封裝相較，有更高帶寬密度和能效。優化混合鍵合與凸點間距功能，可大至10-25微米、小至1微米或更小，靈活性和可擴展性更高。
UCIe 2.0規範要點，全面支持任何有多個小晶片的系統級封裝（SiP）結構的可管理性、調試和測試。其次支持3D封裝，顯著提高帶寬密度和電源效率。第三是改善系統級解決方案，可管理性定義為晶片堆棧的一部分。再來針對互操作性和一致性測試優化封裝設計。最後，UCIe 2.0規範完全向下兼容UCIe 1.1和UCIe 1.0。
2022年3月AMD、Arm、Google Cloud、英特爾、Meta、微軟、高通、三星、台積電、日月光投控等宣布成立UCIe聯盟，打造小晶片生態系統，制定小晶片互聯標準規範。UCIe全名是Universal Chiplet Interconnect Express通用小晶片互聯信道，是開放產業標準，目的是封裝等級互聯。
UCIe聯盟希望創建晶片到晶片的互聯標準，培育開放的小晶片生態系統，以滿足定製封裝級集成需求，連接多家供應商晶片。最早UCIe 1.0涵蓋晶片到晶片的I/O物理層、協議和軟體堆棧等，並PCI Express（PCIe）和Compute Express Link（CXL）兩種高速互聯標準。2023年UCIe 1.1規範再納入汽車應用增強功能。
(首圖來源：英特爾)
