日經亞洲報道，台積電研究先進封裝新方法，使用矩形基板而不是傳統晶片，每片晶片能切出更多晶片。
報引導用消息人士說法，正在測試矩形基板，尺寸為510×515mm，可用面積是晶片三倍多。采矩形基板就代表邊緣未使用面積更少，可切出更多晶片降低成本。不過研究仍是早期階段，矩形基板晶片封裝塗覆光阻劑是瓶頸之一，亟需台積電這種財力深厚的晶片代工商推動設備商改變設計。
台積電CoWoS。(Source：台積電)
晶片製造時封裝曾認為技術含量較低，但製程微縮創造的性能逐漸遞減，成本越來越高，先進封裝借連接小晶片提高性能，保持半導體進步越來越重要。就像英偉達H200或B200晶片，只有改善晶片製程，性能提升不會太高。
以英偉達B200晶片為例，台積電先進晶片封裝CoWoS可將兩個Blackwell圖形處理單元結合，並與八個高帶寬內存（HBM）連接，達快速數據傳輸和加速運算性能。
台積電為英偉達、AMD、亞馬遜和Google生產AI晶片的先進晶片堆棧封裝是以12英寸矽晶片為底，因是目前最大尺寸晶片。市場人士表示，一片12英寸晶片只能切出16套B200晶片，且需良率100%。大摩估計，若H200和H100晶片可切出約29套。台積電僅表示，密切觀察先進封裝發展，包括面板級封裝。
(首圖來源：網路攝)
