台積電、三星、英特爾等晶片大廠近期積極布局晶背供電網路（BSPDN），並宣布將導入邏輯晶片的開發藍圖，像三星計劃將BSPDN技術用於2納米晶片，該公司近日也於日本VLSI研討會上公布BSPDN研究結果。
根據比利時微電子研究中心（imec）的說法，BSPDN目標是減緩邏輯晶片正面在後段製程面臨的擁塞問題，通過設計技術協同優化（DTCO），在標準單元實現更有效率的導線設計，協助縮小邏輯標準單元的尺寸。
換言之，BSPDN可解釋成小晶片設計演變，原本將邏輯電路和內存模塊集成的現有方案，改成正面具備邏輯運算功能，背面供電或信號傳遞。
一般而言，通過晶片正面供電的方法雖能完成任務，卻會使功率密度下降、性能受損，不過新的BSPDN方法還沒被代工廠採用。
三星稱跟傳統方法相比，BSPDN可將面積減少14.8%，晶片能擁有更多空間，公司可增加更多電晶體，提高整體性能；線長也減少9.2%，有助降低電阻、使更多電流通過，從而降低功耗，改善功率傳輸狀況。
三星分享BSPDN研究成果。（Source：三星）
今年6月，英特爾也舉辦BSPDN相關的發布會，並將其命名為「PowerVia」。Team Blue計劃在英特爾20A製程中採用這方法，使得晶片利用率有望達到90%。
英特爾認為，PowerVia將解決矽架構中的互聯瓶頸，通過晶片背面提電來實現連續傳輸；該公司預計在2024年推出的Arrow Lake CPU中採用這種新方法。
另有市場消息稱，台積電如期2025年上線2納米製程，2025年下半年在新竹市寶山鄕量產，計劃2026年推出N2P製程，這個製程將採用BSPDN技術。
（首圖來源：三星）
