最近華為提出的韜定律在各大網站上都刷屏了，這是半導體領域首次有中國公司提出改變行業規則的底層規律，意義非凡。
當然這個韜定律也引發了部分網友的爭議，認為華為吹牛之類的，每次有技術進步總免不了有人贊就一定有人噴的情況，但不論那種觀點，最終還是要看華為晶片的具體表現。
華為表示過去六年已經基於這個韜定律開發了381款晶片，不過真正把這套系統落地的晶片還是今年的麒麟處理器，華為沒公布名字，大家猜測是秋季的麒麟9050處理器(今年會有全新的命名也說不定，這個只能是暫定名)。
我們之前的文章中也提到了今年的麒麟晶片的部分參數，密度達到了238mtr/mm2，比之前的提升了53.8%，能效提升了41%，同時最大頻率也提升了12.7%，可以做到3.1GHz了。
這個密度與台積電、Intel公司對比如何?這事也不太好直接比，一方面華為的這個238mtr/mm2不是現行標準上的2D平面密度，另一方面台積電的工藝密度這幾年來不同數據中變化很大，3nm工藝之前較高的數據有280甚至300mtr/mm2的水平，較低的數據也有210-230mtr/mm2，而2nm密度也才236mtr/mm2而已。
因此往樂觀的方面看的話，今年的麒麟晶片238mtr/mm2的密度能到台積電2-3nm節點，甚至超過Intel、三星的18A、2nm水平。
不過還是要說一句話，電晶體密度不等於一切，今年的麒麟晶片能做到3.1GHz頻率，但台積電3nm晶片早超過4GHz了，最高能到4.5GHz，所以說這方面差距還是有的。
我們要承認差距的存在，但也不要因為一兩個指標較弱就失去了信心，今年的麒麟晶片整體來說已經很驚喜了，而在華為看來，密度提升50%以上還是他們刻意保守的結果。
在華為發布的研究論文中，何庭波明確表示今年麒麟晶片的LogicFolding邏輯摺疊還是保守的選擇，鍵合間距只做到了1.5um(這個指標在業界已經夠凡爾賽了)，TSV也只比頂層金屬向下推進了一層，摺疊也只是選擇性用於關鍵路徑，而不是整個設計層面，即便如此頻率也回到了3.1GHz。
這番話意味著華為如果今年不那麼保守，秋季的麒麟晶片實際表現還可以更好，比如密度更大、頻率更高等，只不過華為應該是考慮到穩妥推進的目的，不會一下子就把所有方向全都用韜定律大改一次。
畢竟麒麟晶片在27到30年還要疊代升級幾次，下一次大提升要到2031年的等效1.4nm工藝了，到時候5GHz頻率+400mtr/mm2的密度又上一個新台階。
這個時間點也非常有意思，傳聞中的EUV工藝量產很可能就是30年前後了，符合華為2020年說過的十年時間搞定EUV的說法。
萬一2031年的這個等效1.4nm工藝不是EUV光刻，那就更值得高興了，意味著韜定律能在不用EUV僅使用DUV光刻的情況下做到台積電、Intel需要用EUV甚至High NA EUV光刻才能做到的水平，豈不是更可喜的進步。
