二十年前，包括英特爾在內的所有晶片製造商在晶片的自動化設計和測試方面只有一個選擇——Unix設備，而且大多是Sparc/Solaris系統。英特爾一直心心念念想要奪取這塊伺服器業務，再加上Linux當時風頭正勁，自然希望能把電子設計自動化（EDA）轉移到x86平台之上。
但Synopsys、Cadence、Mentor Graphics等EDA廠商根本不打算真出什麼力氣，於是為了自身更大的利益，英特爾決定開明一把、幫助他們將EDA工具全部移植到x86架構的Linux平台。這是一項巨大的工程，但也切實降低了設計成本、增強了可擴展性，最終讓晶片巨頭在降低數據中心內外計算成本方面取得了巨大成功。
如今，新一輪晶片設計變革似乎即將到來，而此次顛覆一切的核心要素正是人工智慧（AI）。
就在不久之前，整個半導體行業還在遵循摩爾定律提出的發展規律，似乎沒人想過這條定律還能持續多久。從45納米到32納米，再到後來的28納米、22納米、16/14納米，直到最近的10納米和7納米，雖然發展的道路從不平坦，但才華橫溢的從業者們總能找到突破之法。
如今，英特爾、AMD等廠商開始衝擊摩爾定律最後的堡壘——5納米、3納米，乃至於2納米甚至1.8納米的更小電晶體結構。在這樣的尺寸下，傳統製程工藝已經沒有任何參考價值，半導體廠商開始轉向計算光刻——即憑藉算法在晶圓上規劃元件、模擬生產流程並創建出可用於實際製造的掩膜。英偉達公司創始人兼CEO黃仁勛在最近的GPU技術大會上，就將這個挑戰總結成「物理極限下的成像問題」。
英偉達高級技術集團副總裁Vivek Singh在線上會議中，這樣向記者和分析師描述英偉達GPU的加速光刻技術：「每種晶片設計方案都由約100層構成，其中總計包含數萬億個多邊形或者圖案。其中每一層都被單獨編碼成一個光掩膜，也就是用於設計的模板，並使用極為昂貴的光刻機將其依次印刷在晶片上。由此得到的由電晶體和線路組成的三維結構，也就是大家使用的晶片。」
Singh還補充稱，大約30年前，「構成晶片的電晶體和導線已經縮小到比光刻機中的雷射器還小，由此產生的衍射現象令電晶體的圖案變得模糊。如果不加以解決，這些圖案會越來越模糊，無法實現正確印刷。必須採取一些措施來解決所謂波長差距，而答案正是計算光刻。」
所有這一切都指向對計算能力的需求。更小的電晶體意味著更複雜的計算任務，對數據中心來說，這代表著必須使用更多專門用於計算光刻操作的伺服器。Singh表示，這類數據中心的規模增長速度快摩爾定律更快。因此到本世紀末，目前只需3處數據中心的晶圓代工廠將需要100處數據中心才夠用。「過去15年的經驗恐怕只能再支持幾年了，後面還是得想新辦法。」
人們一直在努力創建工具，希望能降低計算光刻門檻，藉此保持高效、快速且具有成本效益的晶片製造能力。正如英特爾早先在x86架構身上投入的心力，英偉達如今也打算用同樣開明的態度完成這波變革——只是這一次要操作的不是可見光，而是極紫外線。在最近的GTC 2023大會上，英偉達公布了cuLitho，這是一套計算光刻軟體庫，將運行在由該公司「Hopper」H100 GPU加速器提供支持的DGX H100超級電腦之上。
自從十多年前將GPU加速器引入數據中心以來，英偉達對cuLitho的思路定位就從業沒有改變過——將高度並行處理的工作負載（比如計算光刻）從CPU轉移至GPU，將大大提高性能水平和執行效率。
英偉達表示，cuLitho、DGX系統和Hopper GPU的組合有望以極低的功率實現40倍以上的性能提升——由CPU系統構成的數據中心總功率如果是35兆瓦，那麼英偉達晶片支持的數據中心則僅為5兆瓦。利用cuLitho，晶圓代工廠能夠產出3到5倍以上的光掩膜，且功耗僅為當前水平的九分之一。據英偉達介紹，以往需要兩周才能完成的光掩膜製造如今能在一夜之間搞定。計算結果還顯示，由4000個H100 GPU構建並配合cuLitho運行計算光刻作業的500個DGX系統，其性能已經可以與40000個CPU支持的系統相當，而功耗僅為後者的七分之一。
cuLitho庫也將能夠在舊有英偉達GPU架構上運行，例如Volta和Ampere，但英偉達建議新用戶儘量直上Hopper。
英偉達還在積極拉攏行業內的團結力量。台積電正在將cLitho整合至自家代工業務當中，光刻設備製造商ASML把GPU支持集成至其計算光刻軟體產品內，而EDA廠商 Synopsys則著手將cuLitho納入自家軟體和系統。
話雖如此，英偉達目前並未透露關於cuLitho的更多細節，包括商業模式。所以尚不清楚英偉達打算向EDA廠商還是客戶開放許可。Singh也把話題引向了AI和cuLitho上面，對具體使用的算法並沒有多聊。但他同時提到，「AI在cuLitho中發揮著重要作用。相較於基於CPU的系統，我們實現了42倍的性能提升。希望未來能在AI的幫助下進一步增強系統性能。」
這也在情理之中。AI正迅速滲透至半導體設計布局的方方面面。英偉達上個月剛剛展示如何使用其四年前打造的DREAMPlace GPU來加速深度學習工具包，從而確定內存等電晶體組件、PCI-Express控制器/內存控制器等模擬設備，乃至核心本身在半導體設備上的放置點位，藉此實現由手動到自動的全面提速。
Synopsys也通過其EDA工具全力押注AI技術。2020年，該公司朝這個方向邁出了第一步，發布DSO.ai。這是一款包含AI技術的晶片設計應用程序，並在今年早些時候達到了流片生產1000次的里程碑。三星和Microelectronics等公司都是DSO.ai的用戶，Synopsys希望借這款工具在晶片設計的各個步驟中測試AI的可行性。Synopsys EDA集團產品線管理高級總監Arvind Narayanan表示，DSO.ai已經成為該公司重要的技術試驗場。
Narayanan在採訪中表示，「要如何有效使用AI建立模型，從而以遠超人類的速度將製程縮小到全球領先的水平？我們也是第一次嘗試回答這個問題，並從中學到了很多東西。」
最初，組織主要利用這款工具優化半導體設計中的功率、性能和面積（PPA）指標。但在此之後，設計人員擴大了用途，包括確定流程規劃中的最佳配置和加快不同設計方案之間的遷移。
在上月底舉行的Synopsys User Group（SNUG）活動中，該公司發布了Synopsys.ai，基本上就是將AI和機器學習技術應用在EDA流程中的各個環節。新方案具體分為三個類別：負責設計空間優化的DSO.ai、負責驗證空間優化的VSO.ai，還有負責測試空間優化的TSO.ai。其全面覆蓋了從晶片製造到實現、再到系統架構的各個方面，其中大部分功能都來自Synopsys公司通過DSO.ai積累到的知識。
Narayanan表示，「一旦接觸過AI實現，就能體會到它在生產力和PPA角度帶來了諸多助益。而接下來要解決的問題，就是要如何逐步擴展它的功能效用。既然AI在實現層面有所建樹，那它能不能搞定驗證、測試和確認呢？這些又各自對應很多流程。另外就是，怎樣使用AI構建出的模型？怎樣共享這些模型並有效運用？隨著探索和前進，連客戶都開始詢問我們，為什麼只嘗試用AI解決如此有限的問題。沒錯，我們確實應該持續擴張、努力突破應用邊界。」
與英偉達為cuLitho制定的策略一樣，Synopsys.ai的存在意義，也是為了解決製程工藝越來越小、晶片製造從2D轉向2.5D乃至3D所帶來的極高複雜度難題。此外，美國政府和環保機構也在向晶片製造商和其他數據中心相關方施壓，要求他們想辦法降低此類大型基礎設施所消耗的電力。
驅動AI設計的最後一點，在於半導體設計領域長期缺乏可用人才。而AI的協助不僅有望實現流程自動化，也能降低半導體行業的從業門檻。
「AI也許會在這個關鍵領域提供重大幫助。目前整個半導體行業都在尋求顛覆性的方案，協助解決愈發嚴重的人才短缺問題。企業確實很難找到勞動力滿足生產方面的需求。而且隨著晶片項目周期變得越來越短，晶片廠商必須保證在特定期限之前將產品投放市場，這樣才能保持良好競爭力。我們正在見證這一巨大轉變，也堅信作為一種顛覆性技術，AI必將幫助設計師達成這樣的生產力目標。」
Synopsys對DSO.ai和現在Synopsys.ai整體堆棧的悉心打造，也切實為其帶來了相較於Cadence等競爭對手的先發優勢。
