台積電在IEDM大會上分享一兆電晶體晶片封裝的路線，與英特爾去年提供的資訊一樣，台積電正極力開發單個矽晶片上擁有2,000億個電晶體的晶片。為實現目標，該公司重申開發2納米級N2、N2P製程及1.4納米級A14和1納米級A10製程，預計將於2030年完成。
台積電也預計封裝技術（CoWoS、InFO、SoIC等）進步將使其2030年製造出封裝超過兆個電晶體的大規模多晶片解決方案。
近年先進制程技術發展放緩，台積電深信隨著2納米、1.4納米和1納米製程推出，未來5、6年內將能在性能、功耗和電晶體密度推進生生產機製程。
市場上最複雜的單片處理器之一就是Nvidia的GH100，擁有800億電晶體，台積電錶示，不久將出現更複雜的單晶片，電晶體數量將超過1,000億個，但製程上會越來越複雜，成本也變高，因此許多公司選擇多晶片設計，如AMD MI300X和英特爾Ponte Vecchio就由幾十個晶片組成。
由此可知，幾年後市場會看到由超過兆個電晶體組成的多晶片解決方案，同時單晶片的複雜性也將持續增加，很可能出現擁有高達2,000億個電晶體的單片處理器。也因此，台積電及其客戶必須同步開發邏輯和封裝技術，讓前者為後者提供密度改進。
（首圖來源：台積電）
