核心要點：
AI為探索更大的解決方案空間打開了大門，類似於多年前高層次綜合所做的事情，但圍繞日益依賴這種本質上是"黑盒"的晶片設計方式，問題依然存在。
對於AI將取得多大成功、在哪些方面會成功或失敗、以及如何應用於不同市場和EDA客戶，目前尚無一致答案。
目前尚不清楚，隨著AI承擔更多工作，初級工程師是否會被邊緣化，或者反而是那些不理解AI優勢、固守舊有方式的資深工程師會面臨淘汰。
半導體工程媒體Semiconductor Engineering就AI將如何改變晶片設計、哪些領域將取得成功、智能體將如何管理以及由誰負責監督等問題，與多位業界人士展開了圓桌討論。受訪者包括：ChipAgents全球客戶成功副總裁崔辛迪（Cindy Cui）、Silvaco首席執行官沃利·萊茵斯（Wally Rhines）、Moores Lab AI首席執行官謝利·亨利（Shelly Henry）、Breker Verification Systems首席執行官戴夫·凱爾夫（Dave Kelf）、Verific AI開發主管文斯·王（Vince Wong），以及Silimate首席執行官吳安（Ann Wu）。本次小組討論在近期舉辦的2026年ESD聯盟高管展望會議上進行，現場設有觀眾席。
工程師能否判斷AI"出了錯"
記者：AI晶片面臨兩大核心問題：一是如何預知晶片的使用場景和工作負載；二是隨著智能體AI越來越成熟，工程師越來越難以判斷"這裡出錯了"。目前大家觀察到了什麼？
凱爾夫：我們都知道AI幻覺等問題確實存在，所有輸出都需要二次核查。這在今天的工作流程中已有體現——我們既有設計流程，也有用於檢驗設計的驗證流程。關鍵在於，我們還需要在此基礎上增加哪些檢查機制，才能確保系統正常運轉？而且，要將這一流程做到100%可靠，難度相當大。
亨利：目前，OpenAI、Anthropic等公司提供的通用大語言模型和智能體AI框架，並非為半導體行業量身打造。這裡存在明顯缺口。我們仍然需要半導體領域的專家知識來判斷AI的輸出是否正確。也許五年後會有智能體能夠勝任這項工作，但現在還做不到。目前我們仍需要人工監督，而這種監督能力來源於經驗和對晶片用途的深刻理解。
崔辛迪：我們還遠未達到"一鍵流片"的程度。如果讓AI獨自控制整個晶片或系統的設計，責任該由誰承擔？沒有明確的責任歸屬，這將非常危險。我們仍然需要人類工程師來做出正確的判斷和權衡，並對關鍵證據進行驗證。但從長遠來看，實現成功的全流程自動化流片是可以期待的。此外還有一個問題同樣重要：如果我們把AI方案做成一個純黑盒，或許短期內能解決生產力問題，但從長遠看可能會加劇人才短缺。我們必須持續培養工程專業能力，才能引領整個行業走向未來。
高層次綜合的歷史鏡鑒
記者：各大晶片製造商都表示希望減少人工干預，將這一流程做成"按鈕式"技術。這實際上是在退後一步。這意味著什麼？
凱爾夫：這種目標恐怕很難真正實現。多年來，EDA領域一直面臨一個問題：使用EDA工具的工程師必須真正理解自己在做什麼。高層次綜合就是一個典型案例。當時用SystemC高層次模型生成門級電路，工程師們都在問："這怎麼可能？時序是怎麼引入的？"正因為過程不透明，這些工具遲遲沒能普及，花了幾十年才逐漸走入主流。所以，晶片設計不能是黑盒流程。工具必須足夠透明，讓工程師能看清內部發生了什麼、為什麼會得到這樣的結果。只有這樣，他們才會逐步採納、建立信任，最終放心使用。
萊茵斯：高層次綜合之所以能找到自己的優勢和用戶群，是因為它擴大了可以探索的解決方案空間。C語言綜合的速度比RTL綜合快一千倍，這讓工程師得以探索更廣闊的設計空間。後來工程師們轉向直接綜合數據通路，而非控制邏輯，許多知名企業也因此採用了這項技術。我認為AI本質上正在做同樣的事情——讓工程師在早期階段就能探索更大的解決方案空間，尋找最優選項。
記者：但高層次綜合面對的是很多公司共同面臨的同一類問題。而我們現在看到的定製化程度遠超以往，沒有先例可循，規模效應也只有大型企業才能享受到。這種情況下，AI如何發揮作用？
萊茵斯：這其實是好事。每個人都需要定製化設計和定製化軟體，這將為整個行業創造巨大收益。長期以來，每一代計算平台都有一個通用標準：IBM 360大型機、DEC VAX小型機、面向個人電腦的8086。但現在，就連英偉達
也意識到，推理過程中的每種算法都需要不同的架構。於是他們開始引入其他方案，比如收購Groq。對於AI應用來說，每個場景都需要極致的性能和最低的功耗，通用處理器的時代正在遠去。我們正在見證獨特架構的大規模湧現，這對EDA行業來說是極大的利好。
吳安：這裡涉及到"傑文斯悖論"——能夠打造高度專業化晶片，使其與特定工作負載完美匹配，這種能力是否會產生"效率抵消"效應？我們希望超大規模雲廠商的做法能夠下沉，惠及更多想要進行垂直整合的企業。這引出了兩個相關問題：一是AI是否會影響工程師需求總量，不同企業會因文化和戰略目標不同而走向不同路徑——有些公司會選擇精簡團隊，有些會藉此承接更多機會，還有些會像蘋果、亞馬遜、Meta一樣追求垂直優化；二是人才問題，最終我們必須確保有人能夠完成流片，並承擔明確的責任——"這個模組、這個子系統、這整個系統是你負責的，出了問題就是你的責任"。這是晶片行業的基本邏輯，不會改變。要做到這一點，工程師必須具備直覺和判斷力，這來源於經驗積累和對"好的設計長什麼樣"的把握，而這與黑盒化背道而馳。
AI工具與現有EDA框架的融合
記者：現有工具是否具備足夠的通用性來支撐AI的應用？
崔辛迪：我在傳統EDA行業工作多年，現在加入了一家AI創業公司，切身感受到了一種全新的定製化解決方案開發方式。很多工程師已經成為"AI原生"工程師，年輕一代可以藉助通用AI工具極速生成代碼。以ChipAgents為例，我們每周發布一個新版本，而傳統EDA公司可能每半年到一年才發布一次。這種速度使我們能夠創造出更多定製化解決方案。所有AI創業公司都在努力實現突破性方案，關鍵在於差異化——我們有能力創造真正特別、真正突破性的東西，這正是專業化的未來方向。
凱爾夫：這並不是什麼新鮮事。看看今天的晶片：有相當標準化的處理器、大量標準化的IP，以及大型SoC上兩三個定製化加速器。大部分內容還是通用的，這個趨勢不會改變。
記者：現在還有小晶片（chiplet）、三維封裝帶來的機械問題，這些在現有EDA框架中都沒有涵蓋。
凱爾夫：但EDA行業一直在應對各種演進，目前都處理得不錯，未來也會繼續應對，AI將在這個過程中發揮助力。
亨利：我主導過超過18款晶片的設計。在Arm工作時，他們為全球用戶設計晶片，根本無法預知工作負載，只能把所有可能的驗證場景都覆蓋到，在每一個模擬器上都跑一遍，確保交付到客戶手中時能無縫運行。這是一個極端。在微軟工作時略有不同——我們在為伺服器設計晶片，對整個軟硬體棧都有了解，即便晶片出現問題，也可以通過軟體補丁來解決。而我與谷歌的工程師交流時，他們的說法是："我們根本不相信功能覆蓋率，寫好代碼，放到FPGA上跑，能跑通就流片。"這是三種截然不同的極端做法。越是向谷歌這種風格靠攏，我們就越需要開發專門針對高度定製化場景的新型工具。
王文斯：我們現有的工具已經足夠用，關鍵在於如何利用AI來驅動這些工具。比起把AI嵌入工具內部，讓AI來控制和調用工具才是正確方向。工具內嵌AI會受到限制，而讓AI從外部驅動工具，每當大語言模型本身得到升級，只需替換接入的模型即可，這相當於免費獲得了能力升級。工具本身也要持續進化，未來還會有更多新工具。現有工具加上未來的發展，再結合AI，應該足以應對所有挑戰。
智能體層級與責任歸屬
記者：當AI沒有按預期運行時，我們如何知曉？是否會出現由超級智能體監督下層智能體的層級結構？
亨利：晶片壞了，你自然就知道了。
記者：但有時候我們未必能立刻發現問題。
吳安：這也是我們仍然依賴確定性工具和簽核工具的原因。
凱爾夫：我們將需要多條流程互相交叉驗證。目前已有設計驗證流程，未來會有更複雜、更精密的版本，也許真的會出現超級智能體監督下層智能體的機制。
萊茵斯：還有其他方法，比如隨機多智能體共識機制——讓多個智能體對彼此的方案投票，形成共識；或者設置獨立的驗證智能體，它們不受原始輸入的干擾，從獨立視角進行審查。獲取多樣化視角的方式有很多。但我也同意，最棘手的bug是那些在流程後期才暴露的——甚至是產品出貨後才發現的。
工程師的未來：入門者還是資深者將被淘汰？
記者：工程師需要具備哪些技能才能在未來立足？五年後的設計與驗證人才隊伍將是什麼樣的？
亨利：這和2000年前後電腦普及時的情形非常相似。會計師沒有消失，只是從用賬本換成了用電子表格。不同的是，那些拒絕使用新技術的人，崗位確實沒了。只要能善用AI提升生產力，工作機會都會在。
凱爾夫：但我對一點確實有顧慮。目前我們在內部大量使用AI來編寫基礎功能代碼，效率很高。問題是，這些工作原本正是應屆畢業生的起點。他們進來後通常先做這些基礎工作。這批人面臨的壓力最大，必須學會利用AI工具來完成這些任務。但更深層的問題在於，我們每個人都是從初級工程師起步的。如果沒有初級人才成長的通道，整個行業的人才梯隊就會斷檔，這是一個值得高度重視的問題。
吳安：整體上對AI的擁抱是毋庸置疑的，但需要附加一個前提條件：當前的AI系統存在明顯的局限，會產生幻覺，輸出內容未必完全正確。我觀察到，那些適應得最好的工程師，具備一種極為關鍵的能力——辨別力。他們即使面對不完全正確的輸出，依然能從中提煉出有價值的洞見，識別並過濾掉噪音，高效地做出判斷。隨著AI系統不斷成熟、準確性不斷提升，這種能力的必要性或許會有所變化。但鑑於模型本質上的隨機性，基於直覺和創造力的辨別能力，在相當長的時間內仍將是核心競爭力。
萊茵斯：結果也可能與你們說的恰恰相反。如果新畢業生進來做文檔、測試程序之類的基礎工作，這類崗位確實會被替代。但回顧Verilog和VHDL出現、行業從原理圖設計向上遷移的那個時代，老一代資深設計師曾說："這些人連電晶體都不懂，只是軟體程序員，沒什麼用。"然而事實證明，新入職的應屆生最快掌握了Verilog，二三十歲的工程師緊隨其後，真正沒有改變的反而是四五十歲那批人。所以，有沒有可能不是新人被淘汰，而是那些拒絕改變的人被時代拋下？
凱爾夫：與其在畢業典禮上噓聲一片，不如問問自己："我怎樣才能投身其中？怎樣搞清楚這究竟是怎麼回事？怎樣才能善加利用它？"
Q&A
Q1：AI在晶片設計中面臨的最大挑戰是什麼？
A：目前AI在晶片設計中面臨的最大挑戰主要有兩點：一是AI輸出存在幻覺問題，所有結果都需要人工二次核查，責任歸屬不清晰；二是當前通用大語言模型和智能體AI框架並非為半導體行業專門設計，缺乏對晶片設計專業知識的深度理解，仍然需要有經驗的工程師來判斷AI的輸出是否正確。
Q2：AI會讓晶片設計工程師失業嗎？
A：目前來看不會直接導致大規模失業，但會改變工程師的工作方式。從事文檔編寫、基礎代碼等重複性工作的初級工程師面臨最大壓力，但真正有風險的可能是那些拒絕學習和使用AI工具的資深工程師。歷史上Verilog普及時也出現過類似情況，最終是擁抱新技術的年輕人留下來，固守舊方式的人被淘汰。
Q3：晶片設計里的"智能體層級"是怎麼回事？
A：隨著AI智能體在晶片設計中承擔越來越多的任務，業界認為未來可能出現"超級智能體監督下層智能體"的分層管理結構。此外，還有一種"隨機多智能體共識機制"的思路——讓多個智能體對彼此的方案進行投票，形成共識；同時設置獨立驗證智能體，從中立視角對設計結果進行審查，以減少錯誤和偏差。
