2.5D、3D封裝差異CPU、HBM堆棧需求3D堆棧HBM盛行，但CPU堆棧尚未廣泛應用EDA廠如何提出解決方案
隨著AIGC、8K、AR/MR等應用持續發展，3D IC堆棧與小晶片異質集成方案已成為滿足未來高性能計算需求、延續摩爾定律的主要解決方案。台積電、英特爾等大廠近年紛紛擴大投入異質集成製造、設計有關之研發；EDA大廠Cadence更領先業界推出集成設計規劃、物理實現和系統分析模擬工具的解決方案「Integrity 3D-IC」平台，向晶片3D堆棧邁出重要的一步。
2.5D與3D封裝技術的主要差別在堆棧方式。2.5D封裝是指將晶片逐一堆棧於中介層之上或通過矽橋相互聯接，主要應用於拼接邏輯運算晶片和高帶寬內存；3D封裝則是垂直堆棧晶片的技術，主要面向高性能邏輯晶片、SoC製造。
AIGC、AR/VR、8K等應用急速發展，預期將掀起大量運算需求，尤其會帶動能在短時間內處理巨量數據的並行計算系統。而為了突破DDR SDRAM的帶寬限制以進一步提升並行計算性能，業界也持續擴大高帶寬內存（HBM）的採用。此趨勢導致以往「CPU，內存（如DDR4）」架構逐漸轉向「2.5D形態小晶片，HBM堆棧」架構，而在運算需求持續增長下，未來也有望出現集成CPU、GPU或SoC的3D堆棧。
CPU未來將邁向3D堆棧。
HBM於2013年推出，是一種高性能SDRAM的3D堆棧架構，時至今日，堆棧多層HBM的封裝形態已被廣泛應用，而堆棧CPU/GPU的封裝形態卻未見起色。
主因歸咎於三大點：1. 熱傳導，2. 熱應力，3. IC設計。首先，3D堆棧構裝在熱傳導上的表現向來較差，因此目前主要應用在內存堆棧上，畢竟內存功能操作所產生的熱遠低於邏輯運算所產生的熱，單就目前內存堆棧產品而言，其所面臨的熱傳問題幾乎可以省略。
第二，熱應力問題歸咎於材料與材料間熱膨脹係數（CTE）不匹配所致，加上晶片薄化後導入金屬層應力，堆層結構造成應力分布越趨複雜，此現象對產品的可靠度有極大的負面影響。
最後，IC設計的問題則在於EDA tool不足，如CAD根本無法處理3D的設計法則，開發者則需以自行設計的工具處理製程需求條件，且3D封裝形式設計複雜尚無定則，更增加了3D堆棧構裝的設計、製程及測試成本。
Cadence於LIVE Taiwan 2023用戶年度大會指出，其歷經多年努力，終於陸續打造出Clarity 3D求解器、Celsius熱求解器、信號／電源（SI/PI）解決方案Sigrity X等物理場模擬工具，能夠解決熱傳導、熱應力的模擬問題。而搭配Cadence完整的EDA工具，能夠讓「Integrity 3D-IC」平台能日益茁壯，並助力3D IC設計發展。
「3D IC」為半導體發展重要的設計趨勢，然而它的難度與複雜性更勝其他項目，除了有數字IC邏輯設計的挑戰外，更有模擬與多物理模擬的需求，因此跨平台的設計工具也是不可或缺。而EDA大廠Cadence的工具有助於壯大3D IC設計工具平台，相信能降低堆棧CPU、GPU或SoC以推升晶片運算性能的技術門檻。
「Integrity 3D-IC」平台，集成設計、物理模擬工具的解決方案。（Source：Cadence）
（首圖來源：SEMI）
